AI
推荐
模板社区
专题
登录
免费注册
首页
流程图
详情
i2c-sync-clock
2015-10-23 15:00:19
0
举报
分享方式
仅支持查看
i2c sync clock
i2c
作者其他创作
大纲/内容
实际的高电平周期
CLK 1
上图假设一个有2个主机的i2c总线, 主机2的上一个高电平周期本应在点2处结束, 但是因为主机1进入了低电平周期, 因此主机2在点1处就结束了高电平周期, 进入低电平周期, 主机1本应在点3处进入高电平周期, 但是因为主机2仍处于低电平周期, 因此主机1进入了wait state,直到在点4处, 主机2结束了低电平周期, 主机1和主机2才同时进入高电平周期
waitstate
低电平周期
3
高电平周期
CLK 2
2
1
4
实际的低电平周期
SCL
收藏
立即使用
systemui
收藏
立即使用
property-system
收藏
立即使用
msm-memmap
收藏
立即使用
dalvik-vs-art
lishiwengmail
职业:enineer
去主页
评论
0
条评论
下一页
为你推荐
查看更多
C2-1
V2I_system
C2-2
C_2_1
C_2_2
C_2_3
I/O
C_2_5
C_3_2
sync