6ModelSim的协同仿真
6.1 ModelSim与Debussy的协同仿真
6.1.1 Debussy工具介绍
6.1.2 Debussy配置方法
实例6-1 与Debussy的协同仿真
6.2 ModelSim与Matlab的协同仿真
实例6-2 与Matlab的协同仿真
实例6-3 与Simulink的协同仿真
实例6-4 使用cosimWizard进行协同仿真
7ModelSim对不同公司器件的后仿真
7.1 ModelSim对Altera器件的后仿真
7.1.1 QuartusⅡ简介
7.1.2 后仿真流程
实例7-1 直接采用QuartusⅡ调用ModelSim进行仿真
实例7-2 先用QuartusⅡ创建工程，再用ModelSim进行时序仿真
7.2 ModelSim对Xilinx器件的后仿真
7.2.1 ISE简介
7.2.2 后仿真流程
实例7-3 用ISE对全加器进行时序仿真
实例7-4 用ISE直接调用ModelSim进行时序仿真
7.3 ModelSim对Lattice器件的后仿真
7.3.1 Diamond简介
7.3.2 后仿真流程
实例7-5 用Diamond对全加器进行时序仿真
实例7-6 用Diamond完成布局绕线，使用ModelSim进行时序仿真
7.4 ModelSim对Actel器件的后仿真
实例7-7 用Libero IDE调用ModelSim进行时序仿真
4ModelSim对不同语言的仿真
4.1 VHDL仿真
4.1.1 VHDL文件编译
4.1.2 VHDL设计优化
4.1.3 VHDL设计仿真
4.1.4 还原点和仿真恢复
4.1.5 TEXTIO的使用
实例4-1 VHDL设计的仿真全过程
4.2 Verilog仿真
4.2.1 Verilog文件编译
4.2.2 Verilog设计优化
4.2.3 Verilog设计仿真
4.2.4 还原点和仿真恢复
4.2.5 单元库
4.2.6 系统任务和系统函数
4.2.7 编译指令
实例4-2 32位浮点乘法器的Verilog仿真过程
4.3 C调试
4.3.1 概述
4.3.2 C步进调试与调试设置
4.4 SystemC仿真
4.4.1 概述
4.4.2 SystemC文件的编译和链接
4.4.3 设计仿真和调试
4.4.4 常见错误
4.5 混合语言仿真
4.5.1 编译过程与公共设计库
4.5.2 映射数据类型
4.5.3 VHDL调用Verilog
4.5.4 Verilog调用VHDL
4.5.5 SystemC调用Verilog
4.5.6 Verilog调用SystemC
4.5.7 SystemC调用VHDL
4.5.8 VHDL调用SystemC
实例4-3 systemC与Verilog混合仿真过程
