RD研發設計驗證工作流程

For TGL /RKL Project

HW/SW Check list

透過系統設計產出

SW 設計資料收集

硬件線路設計圖(DSN)Layout檔(BRD)

HW線路圖 Layout產出

7/17:ME XML放置於指定路徑7/24 Onboard Memory Config 放置於指定路徑Planned items:Onboard memory SPD / HSIO config / GPIO config / TBD...

Source Code On Git

Verification

HW/SW power swquence checkHW/SW memory setting checkHW/SW HSIO/FiexIO checkSW ME setting checkSpecial device implement setting checkDiscrete GPUType-c / Thunderbolt

RD 修正設計

需要訂定標準格式

RD準備BIOS Bring Code

Test Fail

2020/07/16

HW 設計資料收集

Test Pass

分析並且修正錯誤結果

硬件線路設計與BOM表產出

自動測試 HW/SW BBU design自動通知RD有HW/SW Mismatch Item自動產生正確/建議設定

BIOS Code產出