首页  思维导图  详情

计算机组成

2021-10-23 15:29:31   101  举报





AI智能生成

为你推荐

查看更多



计组的概念最多，所以自己就把所有概念总结起来，制作不需要课本的最全思维导图！

组成原理

计算机考研

作者其他创作

大纲/内容

ALU算数逻辑单元

暂存寄存器

ACC累加寄存器

AX 累加器

BX 基址寄存器

CX 计数器

DX 数据寄存器

通用寄存器组

OF 溢出标志

SF 符号标志

ZF 零标志

CF 进/借位标志

PSW状态字寄存器

移位器

CT 计数器

运算器

PC 程序计数器

IR 指令寄存器

ID 指令译码器

MAR存储地址寄存器

MDR存储器数据寄存器

时序系统

微操作发生器

控制器

MMU存储器管理单元

指令部件

CU 控制单元

中断机构

BIU总线接口单元

其他

CPU组成

指令控制

操作控制

时间控制

数据加工

异常及中断处理

I/O访问

外部访问

CPU功能

累加寄存器 AC

数据寄存器

基址寄存器

地址寄存器 AR

程序计数器 PC

通用寄存器组 GPRS

状态字寄存器 PSR

用户可见寄存器

指令寄存器 IR

存储器地址寄存器 MAR

存储器数据寄存器 MDR

控制寄存器

微指令寄存器

专用寄存器

寄存器组织

取指周期

间址周期

执行周期

中断周期

指令周期

CPU/机器周期

时钟周期

中断处理程序

中断响应

异常/中断

CPU工作流程

区别/联系

取指令

指令操作译码

取操作数

数据操作/运算

保存结果

指令地址计算/PC+1

指令执行过程

单指令周期CPU

多指令周期CPU

流水线方案

指令执行方案

基本结构图

同步控制方式

异步控制方式

联合控制方式

CPU 控制方式

中央处理器CPU

ALU

通用寄存器

状态寄存器

Cache

MMU

浮点运算逻辑

异常和中断处理逻辑

部件

内部单总线

内部三总线

总线结构

点点结构

专用数据通路方式

基本结构

寄存器间传送uOP

算逻运算uOP

执行算数或逻辑运算

微操作与控制

执行过程组织

组成

指令系统分析

功能部件设计

设计

数据操作单元

地址计算单元

寄存器组

特殊功能寄存器

部件互连设计

指令执行过程的组织

单周期数据通路设计

多周期数据通路设计

数据通路

机器周期

微操作命令分析

单周期

多周期

类型

硬布线控制器

微命令与微操作

微指令与微周期

主存储器与 CM控制存储器

程序与微程序

微程序与机器指令

相关概念

直接编码

字段直接编码

字段间接编码

混合编码

微指令编码方式

水平型微指令

垂直型微指令

混合型微指令

微指令格式

地址寄存器 MAR

微地址寄存器 CMAR

微指令寄存器 IR

常见寄存器

控制存储器 CM

微指令寄存器 CMDR

微指令形成部件

基本组成

执行取微指令公共操作

由机器指令的操作码字段通过微地址形成部件产生该机器指令所对应的微程序入口地址，并送入 CMAR

从 CM中逐条取出对应的微指令并执行

执行完一条机器指令的一个微程序后，又回到取指微程序的入口地址，继续第一步

工作过程

微程序控制器

以微程序形式控制执行

由组合逻辑电路即时产生

工作原理

慢

快

执行速度

较规整

繁琐

规整性

CISC CPU

RISC CPU

应用场合

易扩充

困难

易扩充性

微程序与硬布线控制器比较

控制器类型

组织

电路组成

时序型号形成

(PC程序计数器) 取指取值，并指出下一条指令所在主存位置

（IR 指令寄存器，指令译码器，时序系统）译码对指令进行译码或测试，产生相应的操作控制信号

执行指挥并控制CPU、主存、I/O设备之间数据流方向

主要功能

概念

顺序/串行执行方式

流水线/并行执行方式

指令执行方式

长度尽量一致

格式尽力规整

采用Load/Store指令

数据和指令在存储器中对齐

指令集特征

任务拆分

锁存器

时间尽量相等

连续任务执行

装入时间

排空时间

吞吐律 Throughput

加速比 Speedup

效率 Efficiency

性能指标

单/多功能

静/动态

线性/非线性

顺序/乱序

标量/向量

部件功能/处理机/处理机间级

流水线分类

超级流水线

多发射流水线

超标量流水线

乱序发射流水线

超长指令字技术

流水线技术

并行技术

资源冲突/结构冒险

写后读 RAW

读后写 WAR

写后写 WAW

数据冲突/数据冒险

控制冲突/控制冒险

流水线冲突/冒险

结构冒险处理

硬件阻塞 stall

软件插入 NOP

暂停几个时钟周期

设置相关专用通路

调整指令顺序

数据冒险处理

简单预测

动态预测

分支预测

加快和提前形成条件码

提高转移方向的猜准率

控制冒险处理

冒险处理

取各功能段最长时间作为CPU周期

注意功能段处理时间和流水线时间区别

单周期CPU = 1

多周期CPU > 1

基本流水线 = 1

超标量流水线 < 1

CPI

周期计算

流水线越多，指令执行一定越快？

指令相关、数据相关概念

常见问题

指令流水线技术

中断源识别

中断异常处理

中央处理器

定义

尺寸、形状

物理特性/机械特性

每根传输线的功能

功能特性

传输方向和有效电平范围

电气特性

信号和时序的关系

时间特性

特性

总线宽度

数据线宽度 = MDR 宽度【单次传输】

地址线宽度 = MAR宽度【寻址范围】

总线带宽

负载能力

总线周期

总线时钟周期

总线工作频率

总线时钟频率

总线复用

信号线数

概述

EISA

ISA总线

PCI-E

PCI总线

AGP

RS-232C

USB

PCMCIA

IDE

SCSI

SATA

VESA

不考

总线标准

单总线结构

双总线

多总线

多总线结构

总线互连

结构与互连

片内总线

数据总线

地址总线

控制总线

系统总线

同步总线

异步总线

通信/外部总线

总线分类

操作数

指令

中断类型号

数据线

控制线

传输内容

链式查询

独立请求方式

计时器定时查询

集中式

中央仲裁器

自举式仲裁

竞争式仲裁

分布式

总线仲裁

同步定时

不互锁方式

半互锁方式

全互锁方式

异步定时

半同步定时

总线定时

传输请求阶段

总线仲裁阶段

申请以及分配

寻址阶段

传输数据阶段

结束阶段

总线操作过程

并行传输

PCI-Express

串行传输

突发/猝发传输

同步传输

总线事务方式

定时与传输

主设备

从设备

总线设备

引入总线的好处

一个总线能否在同一时刻使多对主从设备进行通信

补充

总线

I/O硬件

I/O软件

接口

外存设备

输出设备

输入设备

外部设备

I/O系统基本概念

分散连接

总线连接

连接方式

统一编址

独立编址

编制方式

识别方式

数据放松方式

外设与I/O接口的联络方式

联络方式

外设与主机的联系

键盘、鼠标

CRT阴极射线管

LCD液晶显示器

LED发光二极管

显示器件分类

字符显示器

图像显示器

图形显示器

信息内容分类

类别

对角线长度，单位：英寸

屏幕大小

宽高像素乘积【例如：

分辨率

黑白显示器中像素点的亮暗差别

灰度级

单位时间内扫描整个屏幕内容的次数

刷新频率

VRAM 容量 =

VRAM 宽带 =

显示存储器 VRAM

参数

显示器

针式打印机

喷墨式打印机

激光打印机

打印机

存储密度

存储容量

寻址时间

数据传输率

误码率

平均存取时间

磁记录原理

归零制 RZ

不归零制 NRZ

调频制 FM

改进型调频制 MFM

磁记录方式

磁表面存储原理

定长记录格式

不定长记录格式

记录格式

磁头

柱面

扇区

存储区域

磁盘驱动器

磁盘控制器

硬盘存储器组成

磁盘设备组成

定义：将磁头移动到指定位置所需时间

决定因素：磁盘调度算法

寻道时间

定义：磁头定位都某一磁道的扇区（块号）所需要的时间

决定因素：磁盘转速

延迟时间

定义：从磁盘读出或向磁盘写入数据所经历的时间

传输时间

磁盘操作时间

磁盘存储器

RAID 0

RAID 1

RAID 2

RAID 3

RAID 4

RAID 5

磁盘阵列 RAID

驱动器号 | 柱面(磁道) 号 | 盘面号 | 扇区号

磁盘地址

CD-ROM

CD-R

CD-RW

DVD-ROM

光盘存储器

基于Flash Memory技术，被归类于ROM的一种

固态硬盘

外存储器

主机和外设的通信联络控制

进行地址译码和设备选择

实现数据缓冲

信号格式的转换

传送控制命令和状态信息

I/O接口功能

图示

I/O接口组成

并行接口

串行接口

数据传输方式

程序查询

中断

DMA

访问控制方式

I/O接口分类

I/O接口访问

数据端口【读写】

状态端口【只读】

控制端口【只写】

端口类型

编址方式

I/O端口

I/O指令

I/O接口（I/O控制器）

程序查询方式/程序直接控制方式

CPU响应中断条件

中断源

中断请求

中断判优

中断向量 IV

中断屏蔽

中断允许标志 IF

中断相关概念

关中断

保存断点

中断服务程序寻址

中断响应/中断隐指令

保存现场和屏蔽字

开中断

执行中断服务程序

中断处理

恢复现场和屏蔽字

开中断、中断返回

中断返回

中断处理过程

可屏蔽中断

不可屏蔽中断

可屏蔽与不可屏蔽

多重中断

单重中断

单重中断与多重中断

非向量中断【软件识别】

向量中断【硬件识别】

向量与非向量中断

中断分类

独立请求

共用请求

中断请求连接方式

软件判优

串行判优

并行判优

向量中断

中断系统结构

程序中断方式

CPU给DMA控制器发出读命令

数据传送钱由DMA控制器请求总线使用权

DMA传送前由设备驱动程序设置传送参数

预处理

初始化DMA控制器并启动磁盘

从磁盘传输一块数据到内存缓冲区

数据传送

DMA控制器发出中断请求

CPU在指令周期末尾检查中断并处理

执行\"DMA结束\"中断服务程序

后处理

传送过程

中断为程序切换，需保存和恢复现场；

DMA方式处理预处理和后处理，其余不占用CPU资源

过程上

中断在指令周期结束后(末尾)；

DMA请求可发生在每个及其周期结束时（取指、间址、执行）均可以只要CPU不占用总线即可被响应

响应时刻

中断过程需要CPU参与

DMA传送过程不需要CPU干预，因此数据传输效率高，适合高速外设数据传送

CPU参与

DMA优先级高于中断请求

优先级

中断方式除I/O外，还有异常处理能力

DMA仅局限于传送数据块I/O操作

作用范围

中断I/O采用软件完成

DMA采用硬件完成

数据传输

与中断方式区别

基本单位

主存地址计数器

传送长度计数器

数据缓冲寄存器

DMA请求触发器

\"控制/状态\"逻辑

命令/状态寄存器 CR

内存地址寄存器AR

数据寄存器DR

数据计数器DC

四类寄存器

停止CPU访存

周期挪用/周期窃取

DMA与CPU交替访存

传送方式

DMA方式

通道方式

I/O 访问控制方式

输入/输出系统

触发器

寄存器

主存单元

块号

地址

高位顺序编址

低位交叉编址

按字编址

按字节编址

编址

寻址

地址/编址

CPU时钟频率

数据通路结构

数据交换

编译优化

编译机器码

程序执行时间

页面大小 -> 页内地址位数

虚地址空间大小 -> 虚拟地址位数

虚拟地址=页号+页内偏移

页表项页号 -> 页框号/块号/页帧号

页表包含页表项

页表概念关系

每行位数 = 数据位 + 标记

Cache行

块内地址=log【主存块大小/编址大小】

行号 =log 【数据区大小 / 主存块大小】

标记 tag=内存块位-Cache地址+特殊标记位=内存块位-Cache行号-块内地址+特殊标记位

主存地址位数

映射方式

主存块【Cache行】大小

字位数

写策略

Cache数据容量、总容量

Cache与内存块

PC 程序计数器

操作码位数计算

指令字长

位数计算

秒

十次幂

单位换算

机器语言

汇编语言

高级语言

语言级别

机器字长

存储字长

数据字长

字长

关系

位bit

字节Byte

字word

单位

存储单元

位与字节

大端模式

小端模式

大小端模式

位/字长/格式

16进制表示0x(具体16进制值)

8进制表示0(具体8进制值)

进制

int 4B

short 2B

char 1B

数据字节数

有符号->无符号

浮点数->整数

高精度->低精度

转换路径

等级优先次序

强制转换规则

数据转换

有符号-128~127

无符号0~255

整数

char 4bit/1B

有符号-32 768 ~ 32 767

无符号0~65 535

short 16bit/4B

int 32bit/8B

[long/double] 64bit/16B

常见数值精度

i = 0x123

整数/补码

f = 1.456E3

浮点数/IEEE754

存储

unsigned int/ int / float

C语言的数值

振荡周期

CPU周期/机器周期

状态周期

任务周期

中断周期/中断响应周期

存取周期

周期

补充总结

2022】一、计算机系统概述 (一)计算机发展历程 (二)计算机系统层次结构 1.计算机硬件的基本组成 2.计算机的工作过程 (三)计算机性能指标响应时间、吞吐率，CPU时钟周期、主频、CPI、CPU执行时间，MIPS、MFLOPS 二、数据的表示和运算 (一)数制与编码 1.进位计数制及其相互转换 2.数据编码：机器数及其编码，BCD码，字符编码 (二)数据的表示 1.数值数据的定点表示：无符号数的表示，有符号数的表示 2.数值数据的浮点表示：浮点表示方法，IEEE754标准 3.非数值数据的表示：字符与字符串的表示，逻辑数的表示 (三)定点数的运算位移运算，位扩展运算，补码加/减运算，原码一位乘法运算，补码一位乘法运算，溢出概念和判别方法 (四)浮点数的运算加/减运算 (五)算术逻辑单元ALU 1.串行进位加法器和并行进位加法器 2.算术逻辑单元ALU的功能和结构三、存储器层次结构 (一)存储器的分类 (二)存储器的层次化结构 (三)半导体随机存取存储器 1.SRAM存储器的工作原理 2.DRAM存储器的工作原理 3.只读存储器 (四)主存储器主存的逻辑设计，主存与CPU的连接，提高访存速度的措施 (五)高速缓冲存储器(Cache) 1.Cache的基本工作原理 2.Cache和主存之间的映射方式 3.Cache中主存块的替换算法 4.Cache写策略 (六)虚拟存储器 1.虚拟存储器的基本概念 2.虚拟存储器的实现页式虚拟存储器，段式虚拟存储器，段页式虚拟存储器，TLB(快表) 四、指令系统 (一)指令格式指令的功能，指令的基本格式，操作码字段的功能及表示，地址码字段的功能及表示，指令字的相关概念 (二)指令的寻址方式 1.有效地址的概念 2.数据寻址和指令寻址 3.常见寻址方式 (三)CISC和RISC的基本概念五、中央处理器(CPU) (一)CPU的功能和基本结构 (二)指令执行过程 CPU的工作流程，指令的执行过程，CPU基本操作与微操作的关系，指令执行过程的微操作序列 (三)数据通路的功能和基本结构数据通路的类型，单总线数据通路的基本结构，微操作与微操作命令的关系，指令执行过程的微操作命令序列 (四)控制器的功能和工作原理 1.硬布线控制器基本结构，时序系统组成，时序信号形成，微操作控制信号形成 2.微程序控制器 (五)异常和中断机制 1.异常和中断的基本概念 2.异常和中断的处理过程 (六)指令流水线 1.指令流水线的基本概念 2.指令流水线的基本实现 3.超标量和动态流水线的基本概念 (六)多核处理器的基本概念六、总线 (一)总线概述 1.总线的基本概念 2.总线的分类 3.总线的组成及性能指标 4.总线的操作过程 (二)总线仲裁 1.集中仲裁方式：链式查询，计数器定时查询，独立请求 2.分布仲裁方式的基本概念 (三)总线传输与定时总线事务类型，总线定时方式，总线标准七、输入输出(I/O)系统 (一)I/O系统基本概念 (二)外部设备输入设备，输出设备，外存储器 (三) I/O接口(I/O控制器) 1.I/O接口的功能和基本结构 2.I/O端口及其编址 (四)I/O方式 1.程序查询方式 2.程序中断方式中断响应过程，中断处理过程，多重中断和中断屏蔽的概念 3.DMA方式 DMA控制器的组成，DMA传送过程

2021】一、计算机系统概述 (一)计算机发展历程 (二)计算机系统层次结构 1.计算机硬件的基本组成 2.计算机软件的分类 3.计算机的工作过程 (三)计算机性能指标响应时间、吞吐率，CPU时钟周期、主频、CPI、CPU执行时间，MIPS、MFLOPS 二、数据的表示和运算 (一)数制与编码 1.进位计数制及其相互转换 2.数据编码：机器数及其编码，BCD码，字符编码 3.校验码(二)数据的表示1. 数值数据的定点表示：无符号数的表示，有符号数的表示2. 数值数据的浮点表示：浮点表示方法，IEEE754标准3. 非数值数据的表示：字符与字符串的表示，逻辑数的表示(三) 定点数的运算位移运算，位扩展运算，原码加/减运算，补码加/减运算，原码一位乘法运算，补码一位乘法运算，溢出概念和判别方法 (四)浮点数的运算加/减运算 (五)算术逻辑单元ALU 1.串行进位加法器和并行进位加法器 2.算术逻辑单元ALU的功能和结构三、存储器层次结构 (一)存储器的分类 (二)存储器的层次化结构 (三)半导体随机存取存储器 1. SRAM存储器的工作原理 2. DRAM存储器的工作原理 3.只读存储器(四)主存储器主存的逻辑设计，主存与CPU的连接，提高访存速度的措施 (五)高速缓冲存储器(Cache) 1.Cache的基本工作原理 2.Cache和主存之间的映射方式 3. Cache中主存块的替换算法 4. Cache写策略 (六)虚拟存储器 1.虚拟存储器的基本概念 2.虚拟存储器的实现页式虚拟存储器，段式虚拟存储器，段页式虚拟存储器，TLB(快表) 四、指令系统 (一)指令格式指令的功能，指令的基本格式，操作码字段的功能及表示，地址码字段的功能及表示，指令字的相关概念 (二)指令的寻址方式 1.有效地址的概念 2.数据寻址和指令寻址 3.常见寻址方式 (三) CISC和RISC的基本概念五、中央处理器(CPU) (一) CPU的功能和基本结构(二) 指令执行过程 CPU的工作流程，指令的执行过程，CPU基本操作与微操作的关系，指令执行过程的微操作序列(三)数据通路的功能和基本结构数据通路的类型，单总线数据通路的基本结构，微操作与微操作命令的关系，指令执行过程的微操作命令序列 (四)控制器的功能和工作原理 1.硬布线控制器基本结构，时序系统组成，信号时序控制方式，微操作控制信号形成 2.微程序控制器微程序相关概念，微指令的编码方式，微地址的形成方式 (五)指令流水线 1.指令流水线的基本概念 2.指令流水线的基本实现 3.超标量和动态流水线的基本概念 (六)多核处理器的基本概念六、总线 (一)总线概述 1.总线的基本概念 2.总线的分类 3.总线的组成及性能指标4. 总线的操作过程 (二)总线仲裁 1.集中仲裁方式：链式查询，计数器定时查询，独立请求 2.分布仲裁方式的基本概念 (三)总线操作定时同步定时方式，异步定时方式，半同步定时方式 (四)总线标准七、输入输出(I/O)系统 (一)I/O系统基本概念 (二)外部设备输入设备，输出设备，外存储器 (三) I/O接口(I/O控制器) 1.I/O接口的功能和基本结构 2.I/O端口及其编址 3.I/O地址空间及其编码 (四)I/O方式 1.程序查询方式 2.程序中断方式中断的基本概念，中断响应过程，中断处理过程，多重中断和中断屏蔽的概念 3.DMA方式 DMA控制器的组成，DMA传送过程4.通道方式

935 考纲

数据处理

数据存储

功能

电子管/磁鼓存储器

晶体管/磁芯存储器

中小规模集成电路//磁芯

超大规模集成电路/半导体

历史

微型化、网络化、智能化

巨型化、并行化、超高速

趋势

发展

计算器【核心】

存储器

五大部件硬件结构

“存储程序”

程序由若干条指令组成的指令序列

程序执行可看作指令执行过程，取指令、分析指令、执行指令

顺序取指工作

以运算器为中心，I/O和存储器数据都经过运算器

根据指令周期的不同阶段区分存储器取出的是指令还是数据

工作方式

只需一个存储器，可为由定长单元组成的一维空间

指令数据都由二进制表示

存储器结构

冯诺依曼计算机

主存

辅存

加法器 ALU

浮点运算器 FPU

各类寄存器

指令译码器 ID

控制单元 CU

辅存和 I/O 合称外设

I/O设备

数据总线 DBus

控制总线 CBus

地址总线 ABus

总线传输

硬件结构

传输控制简单、可扩展性好

优点

需要分时进行信息传输【总线共用】

缺点

在外设和总线之间增设连接电路

数据缓冲、格式转换、通信控制...

设备适配器、设备控制器

其他名称

I/O接口

现代计算机结构

高级语言M4

汇编语言M3

操作系统M2【平台/软硬交界面】

机器语言M1

微程序级M0

编程语言级别

虚拟机器

实际机器

翻译将程序直接转化为可执行【机器语言】程序

解释每一条语句在运行中动态解释为一条等效机器语言

翻译/解释

OS 软硬件交界面【虚拟机器与实际机器之间部分】

软件与硬件

层次结构

顺序型指令

跳转(转移)型指令

程序执行顺序

程序执行循环的指令执行

取指令

分析指令span class=\"equation-text\" data-index=\"0\" data-equation=\

执行指令

控制执行 CU

程序执行机制

机器字长 = CPU 整数运算处理位数

节拍脉冲/机器脉冲源

CPU 主时钟周期/节拍周期

时钟脉冲信号的宽度

CPU 时钟周期

单位一般为 MHz 或 GHz【10进制量】

CPU 主频/时钟频率

CPU 主频

2^MDR 2^MAR

字数字长

CPU 可寻址空间大小

字

字节

编址单位

数据通路带宽

硬件技术

定义一个任务从提交到完成所花的全部时间

公式

CPU时间

响应时间/执行时间

定义单位时间内计算机完成的总工作量

吞吐率/吞吐量

MFLOPS

指令条数 / (指令时间 1e6)

主频 / CPI

MIPS

性能

指标

系统概述

按权展开

Binary 二进制

【%o】Octal 八进制

Decimal 十进制

【%x】Hexadecimal 十六进制

常用进位单位

表示方便

对应布尔逻辑运算

编码和运算规则简单，能够用逻辑门电路方便实现

二进制编码优点

进位计数制

二进制转八进制

二进制转十六进制

二次幂进制转换

任意进制数转换为十进制

除基取余

减权定位

整数转换

乘基取整

小数转换

十进制转换为任意进制

十进制转换

进制转换

数值转换

机器数

真值

n位机器数，1位表示符号，n-1位表示数值，则数值最高权位2^{n-2}span class=\"equation-text\" data-index=\"0\" data-equation=\

加减运算先比较大小，符号与数值分开运算【手工运算】

表示范围与真值相同，但编码 +0 ≠ -0

运算

原码

表示span class=\"equation-text\" data-index=\"0\" data-equation=\

全部位取反末位加1【相反数补码】

[X]与[-X]转化

正数补码=正数原码

负数补码=-真值原码（数值位为各位取反，末位加1)

补码运算符号位一起参与计算非溢出运算下，符号位直接参与到运算中，并且舍去第位

负数补码 = 负数反码 + 1正数补码 = 反码 = 原码

补码

反码

表示【补码符号位取反】

零表示唯一

真值的补码和移码在符号位相反

移码全为0时，对应真值最小值 ; 移码全为一时，对应真值最大值

移码保持了数据的原有大小顺序，移码越大真值越大，反之同理

特点

移码

有符号数编码

公式span class=\"equation-text\" data-index=\"0\" data-equation=\

8421码【默认】

其他2421、5211、4311码

有权码

余3码

格雷码

无权码

BCD编码

无符号数编码

无符号编码

输入码

字模/字形码

内码

交换码

字符

ASCII

GB2312-80

Unicode

字符集

字符编码

机器数编码

数据校验

数据信息/数据位

校验信息/校验位

校验码

判断编码冗余程度

码字中位置不同的个数的最小值

码距

通过校验码中1的个数为奇数（偶）来判断是否有误span class=\"equation-text\" data-index=\"0\" data-equation=\

异或

基本原理

span class=\"equation-text\" data-index=\"0\" data-equation=\

故障字

优点：简单，开销小缺点：码距为2较小，不能确定错位置，无纠错能力

优缺点

奇偶校验码

单纠错码 SEC

单纠错双检错码 SEC-DED

故障字表示 ≥ 所有的错误状态

双位出错+单位出错情况

校验位数确定

分组规则

海明校验码

编码

校验

CRC循环冗余校验码

编码类型

数据校验码

数据编码

进制选择

有符号数编码最高位表示符号，原码

无符号数符号放在最低位，BCD码

符号表示

定点

浮点

小数点表示

编码方式

数值数据

非数值数据

数据

%u】没有符号位所以数值多一位

%d】有符号整数【最高位为符号】

有符号整数

定点整数

纯小数

定点小数

定点数

表示

十进制转浮点数

浮点数转十进制

最大整数/最小负数

类似于科学计数法，通过左右规格操作【左右移位】把浮点数真值部分表示为xxx

浮点数规格化

一般格式

浮点表示法

标准格式

格式

规格化真值

最小规格化正数span class=\"equation-text\" data-index=\"0\" data-equation=\

最大规格化负数span class=\"equation-text\" data-index=\"0\" data-equation=\

格式参数

2011真题

规格化/原码表示

通过规格化数公式求出 E 和 M 的值

求出FRI的二进制值

化为16进制表示

结果

解法

求浮点数机器码

32位单精度 float

64位双精度 double

单精度span class=\"equation-text\" data-index=\"0\" data-equation=\

双精度span class=\"equation-text\" data-index=\"0\" data-equation=\

浮点数表示范围

IEEE 754标准

实数/浮点数

表示位向量。通常于整数长度种类相同，需要通过指令操作码才能区分

运算&与，| 或，！非，~取反，^异或

逻辑数表示

表示交换码和扩展码；交换码即实际编码位，扩展码用来补全字节整数位

字符串一般由软件转字符串位字符操作，并用特定字符表示结束位置；C语言'\\0'表示结束符

字符/字符串表示

数据表示

补码带符号一起算

运算规则

特征

一个符号位判断溢出

进位位值判断溢出

双符号位编码判断溢出[01正溢出，10负溢出]span class=\"equation-text\" data-index=\"0\" data-equation=\

方法OF=1溢出

溢出判断

补码加减

判断求和/求差

求和

求差

原码减法使用补数计算

进位位值判断溢出【Ci 表示第 i 位是否进位】

无符号加减运算

定点数运算

小阶对大阶，大阶作为运算结果的阶

尾数右移为算数移位，移除的数值进入附加位

对阶

可通过规格化改变小数点，一般采用双符号位进行运算

尾数加减

将移动至 span class=\"equation-text\" data-index=\"1\" data-equation=\

尾数规格化

截断法

恒置1法

舍入法

查表舍入法

尾数舍入

运算步骤

保护位和舍入位【在运算时添加到尾数末尾】

附加位/IEEE 754

浮点数运算

加法校正规则

减法校正规则

十进制数运算

加减运算

循环进行 n 次判断-加法-移位操作【n维乘数位数】部分积的位数为被乘数的位数

寄存器【存放乘数、部分积高位】

Cnt计数器，控制循环次数；

控制门、加法器、移位寄存器

逻辑实现

无符号乘法

计算乘积符号

计算真值【无符号乘法】

递推逻辑

手算模拟图示

代码表达

ACC 乘积高位

MQ 乘数、乘积低位

X 通用寄存器【结果】

与运算器部件

原码一位乘法

递推逻辑span class=\"equation-text\" data-index=\"0\" data-equation=\

结论【判断位-加法-算数右移】span class=\"equation-text\" data-index=\"0\" data-equation=\

运算规则Booth算法

与原码乘法比较

运算器结构

手算模拟

补码一位乘法

循环右移法

并行运算，用物理空间换时间

阵列乘法器

确定符号位

每次左移相乘再相加

竖式计算(笔算)

乘法运算

左移

右移

操作

无符号数

对象

<<左移末位补 0>>右移首位补0

逻辑移位

有符号数

原码<<丢1，补码算数<<移丢符号相反位

右移不会溢出，但是会产生精度误差

算术移位

带进位的逻辑移位

循环移位

其他移位运算

移位运算

零扩展机器出高位添0，适用于无符号数

符号扩展高位添符号位，适用于有符号数【补码】

位扩展运算

V=0 无溢出

V=1 有溢出

溢出逻辑表达式

一位符号位

01 上溢

10 下溢

00 正数

11 负数

溢出逻辑判断表达式

对阶不会

右规阶码上溢

尾数舍入阶码上溢

左规阶码下溢

尾数溢出不一定

操作可能溢出影响

双符号位

一位符号位并根据数据位进位情况判断

数据运算

输出位

进位位【+ 逻辑或】

一位全加器

串行进位

先行/并行进位

并行加法器

加法器组成

74181【4位ALU】16种算数运算和逻辑运算

ALU组成

定点运算

逻辑运算

浮点运算

关系运算由逻辑、算数运算实现

外框

运算功能

定点运算结构

运算器与CPU

图解

运算器部件

运算器组成

二进制数值不改变，但解释方式不同

相同字长/类型有符号数无符号数

高字长 -> 低字长采取高位多余部分截断，保留低位数据

低字长 -> 高字长扩展后真值保持不变

char 转 int高位部分补0即可

不同字长整数

C语言类型转换

LSB 小端存储

MSB 大端存储

边界对齐

边界不对齐

数据\"边界对齐\"

数据存储/排列

数据表示与运算

TTL

MOS【广泛】

半导体器件

磁芯

磁盘

磁带

磁表面

磁性材料

光盘

光介质材料

存储介质分类

非易失性存储器

编制单位存储字

操作方式存取

存取时间固定

RAM / EPROM

常见类型

随机存取 RAM

只读存储器 ROM

编制单位记录块

顺序存取 SAM

存取时间可变(与访问地址关系较小

直接存取 DAM

串行访问存储器

存取方式分类

组成ROM、RAM

功能存放指令和数据

主存储器 MM

辅助存储器 AM

高速缓冲存储器 Cache

组成ROM(只读)

功能用于存放指令系统的全部微指令

应用功能分类

RAM

易失性存储器

ROM

磁表面存储器

光存储器

破坏性读出

非破坏性读出

按信息可保存性分类

存储器分类

计算公式存储字数字长

T存取 = T完成 - T启动

存取/访问时间

存期周期=存取时间+恢复时间

存储周期

单位Mbps(兆位/秒)，MB/s(兆字节/秒)

主存带宽

总线传输周期

存取速度

每位价格 = 总成本/总容量

单位成本

技术指标

时间局部性

空间局部性

局部性原理

划分原理

Cache-主存

主存-辅存

Cache -> 主存 -> 辅存

6位MOS型结构

存储元触发器

排列方式一维、二维

信号延迟线路长度成正比

存储矩阵/阵列

功能将每个地址信号转换为相应电平信号

单译码

双译码

方式

图示结构

地址译码器

功能从所有列的存储单元中，选择一个进行I/O

I/O门

组成与长度由读、写放大器组成，每个读写电路只能读写一位数据而芯片中读写电路则于存储单元长度相同

读写电路

片选信号

控制电路

数据引脚

地址引脚

芯片引脚

芯片基本组成

静态 SRAM

相比SRAM存储单元结构简单了不少

存储单元MOS管(电容)

存储矩阵

地址锁存器

再生电路

行时钟

列时钟

写时钟

时序控制电路

读周期

写周期

刷新周期

芯片读写周期

分散式

异步式

减小刷新

芯片刷新操作

地址线复用技术

动态 DRAM

触发器/电容

存储信息

非/是

不要/要

需要刷新

同时送/分两次

送行列地址

快/慢

运行速度

低/高

集成度

大/小

发热量(功耗)

高/低

存储成本

高速缓存/主机内存

主要用途

SRAM v.s. DRAM

MROM掩模式存储器

PROM 一次可编程

EPROM (光)可擦除编程

EEPROM 电可擦除

U盘

Flash 闪存

SSD 固态存储器

ROM 非易失存储

假设某芯片容量为 1024【地址个数】8【数据位数】位

地址引脚数 =

地址个数 = 总存储容量 / 数据位数

数据引脚数=存储单元长度=数据位数 = 8

引脚总个数 = 数据线 + 地址线 + 片选线 + 读/写控制线(RD+WE)

408/14】容量为256MB的存储器由若干4M x 8位的 DRAM芯片(就是DRAM存储器)构成，则其地址引脚和数据引脚分别为

真题

引脚数计算

半导体存储技术

主存容量主存容量=存储字长存储字数 = 主存单元长度主存单元个数

主存通常由 RAN 和 ROM 芯片构成

又称位并联法将多个存储器芯片并联从而增加存储字长

片选信号要连接所有芯片

地址由A0~A9进行并联，CS片选信号，一次全部芯片选中

位扩展法

又称地址串联法通过芯片串联起来增加存储字数

2K x 4位的芯片组成一个 8K x 8位的存储器则0B1FH所在芯片最小地址为

增加高位A10~Ax，作为片选信号，选择第几个芯片的位置

字扩展法

行(位扩展/并联)

列(字扩展/串联)

字位扩展法

容量扩展

数据线数=可访问数据位数=MDR宽度

数据线 ≠ SRAM芯片数据引脚

数据线连接

地址线数 = 主存最大可寻址空间=MAR宽度

地址线连接

读写操作

线选法

译码片选法

片选

字选

控制线连接

READY

A0~A19

D0~D7

Intel 8088 CPU

与CPU存储器接口

FPM DRAM（快页模式）

在时钟周期控制下操作

突发传输模式在第一个数据被访问后，可以连续传输多个数据

SDRAM/异步DRAM

DDR SDRAM双倍数据速率

双端口 RAM 存储器

单体多字存储器

顺序编址

顺序访问

交叉编址

并行访问

冲突访问

总线传输周期

交叉存取度

顺序访问

交叉访问

带宽

访问时间

高位交叉编址

低位交叉编制

多体交叉存储器

串行访问

交叉访问

多模块存储器

增强DRAM

命中率

也可记作

平均访问时间

交换单位Cache块(行)

Cache块(行)长块由若干字节构成，块的长度

CPU 与 Cache交换以字为单位，而Cache 与主存以Cache块为单位

信息交换单位

与主存相同

地址映射表/阵列编址单位

阵列表、目录表

需对Cache的字编址

信息组织

将指令Cache 和数据Cache 进行分开有利于减少指令流水线资源冲突

指令类别

cache 地址 = cache 行号 + 块内地址

Cache地址

存储空间管理

提高局部性原理

减小利用猝发传输

传输优化

访问过程

转换公式

地址结构

区

直接映射

转换Cache每一块与主存每一块都相联，所以内存每一块都能够快速找到适应的Cache位置

全相联映射

Q = 1 全相联映射

Q = Cache 直接映射

Q = r ，r路组相联

Q = 2 ，2路组相联

转换组件采用直接映射，组内采用全相联映射span class=\"equation-text\" data-index=\"0\" data-equation=\

不常见转换方法