计算机体系结构知识框架学习
2022-10-31 10:36:08 0 举报AI智能生成
登录查看完整内容
计算机体系结构知识框架学习
作者其他创作
大纲/内容
分支主题
Flynn分类法
CISC是复杂指令系统计算机
RISC是精简指令系统计算机
主要区别
CISC和RISC
存取周期：连续两次访问同一个存储单元的最小间隔时间
主存容量：由指令寻址方式产出的操作数有效地址的位数决定。
动态随机存储器DRAM采用动态MOS电路，需要定时刷新保存当前信息。（单管MOS电路集成度高、功耗小，是当前RAM的主流型号）<br><br>静态随机存储器SRAM不需要刷新，速度快，但线路复杂，集成度低，写入数据后只要不断电，即可长久保持数据不变
随机读写存储器（RAM）
掩模ROM出厂时厂家已经把ROM制好，用户不能改动<br><br>可编程只读存储器PROM，用户只能编程一次写入所需的数据，以后不能再改动<br><br>可擦除可编程EPROM，用紫外线照射15分钟擦除，再用高压电路写入新内容。（EEPROM带电可擦写可编程只读存储器，使用比EPROM方便）<br><br>FM为FlashM，又叫闪存，为快速联机可改写只读存储器，但擦除时只能成块地擦去。
只读存储器（RPM）
分类
主存储器
直接映像：主存按Cache的大小分成区，每个区的块数和Cache总块数相同，块号相同的映像到Cache中同一个块号那里(多个区中的同号块映像到Cache同号块上)
全相联映像：主存的块调入Cache不受限制（任意位置），块冲突最小
组相联映像：介于全相联和组相联之间
地址映像方式
随机替换算法 RAND：随机的
先进先出 FIFO : 总是把最先调用的Cache替换出去
最近最少使用 LRU：把当前近期Cache使用次数最少的那块替换出去（先看访问，再看修改状态）
优化替换算法：先执行一次程序统计Cache使用情况，第二次执行程序再选择最优的算法来替换
替换算法
高速缓存Cache
相联存储器：一种按存储内容来存储和访问的存储器，不属于按寻址方式划分的
存储器
立即寻址：直接指出操作数本身
直接寻址：操作数地址
间接寻址：操作数地址的主存单元的地址，简称操作数地址的地址。
寄存器寻址：通用寄存器的编号Ri，这个指定的寄存器中存放着操作数
寻址方式
非格式化容量 = 面数（磁道数/面）内圆周长*最大位密度
格式化容量 = 面数 （磁道数/面）（扇区数/道）*（字节数/扇区）
磁盘存储器
处理记录时间＝读记录的时间＋处理时间
总时间＝总记录数×（读记录＋处理记录）
读记录
找磁道的时间。
找块（扇区）的时间，即旋转延迟时间
传输时间
读取磁盘数据＝总数据块×（找磁道的时间＋找扇区的时间＋传输时间）
读取磁盘数据
磁盘
存储系统
串联系统
并联系统
模冗余系统
混合系统
可靠性
R进制转十进制使用按权展开法
十进制转R进制使用短除法
二进制转八进制与十六进制
进制的转换
二进制数（最高位是符号位，0为正，1为负）
原码
正数的反码与原码相同。负数的反码则是在原码的基础上，符号位不变，数值位取反
反码
正数的补码与原码相同。负数的补码则是在反码的基础上，末尾加1。最适合加减运算的数字编码（符号位参与运算）
补码
在补码的基础上，符号位取反，常用于表示浮点数的阶码部分（码值大者对应的真值就大）
移码
数据表示
-(2^(n-1)-1)~+(2^(n-1)-1)
-(2^(n-1))~+(2^(n-1)-1)
定点整数
定点小数
数据的范围
所有数据的小数点位置是固定的，小数点位置在数据最高位是定点小数，在最低位是定点整数，会有溢出的情况发生
定点数
浮点数运算时，先对阶，小阶对大阶，尾数右移阶差位，然后尾数相加对结果规格化，既尾数范围
数值范围：最大正数（M最大正数，E最大正数）、最小负数（M最小负数，E最大正数）
一个含小数点的R进制数N可以表示为N=M*R^e
浮点数
数据类型
数据的表示
算术逻辑单元ALU
累加寄存器AC
数据缓冲寄存器DR
状态条件寄存器PSW
运算器
程序计数器（PC）
指令寄存器（IR）
指令译码器（ID）
时序部件
控制器
专用寄存器，通用寄存器。上面的都是专用的，通用的可以给程序猿控制（提高速度，貌似没卵用）
寄存器组
计算机结构
基本概念<br>
流水线周期是执行时间最长的一段，即取指、分析、执行三个里面时间最长的
理论公式：（取值时间+分析时间+执行时间）+（所求指令条数-1）×流水线周期;(t1+t2+t3...+tk)+(n-1)*Δt
实际公式：（一条指令分多少部分×流水线周期）+（所求指令条数-1）×流水线周期；K*Δt+(n-1)*Δt
流水线计算公式
周期及执行时间计算
TP=指令条数/流水线执行时间
流水线最大吞吐率：1/Δt
吞吐率计算
加速比S=不使用流水线执行时间/使用流水线执行时间
加速比计算
流水线效率E=n个任务占有时空区/K个流水段的总时空区<br>E=吞吐率×周期<br>
效率
流水线技术
芯片内总线用在集成多芯片
元件级总线用于一块电路板内元器件的连接
内部总线
数据总线：传送数据信息，CPU一次传输的数据与数据总线带宽相等
地址总线：传送控制信号和时序信号，如读/写、片选、中断响应信号等
控制总线：传送地址，它决定了系统的寻址空间
PC总线、ISA总线、EISA总线、PCI总线等都属于系统总线
系统总线
又称通信总线，用于设备一级的互联，通过该总线与其他设备进行信息与
外部总线
顾名思义就是一条总线实现多种功能。采用这种方式的目的是减少总线数量，提高总线的利用率
总线复用
总线
通过在编码中增加一位校验位来使编码中1的个数为奇数（奇校验）或偶数（偶校验）
奇偶校验码
在n位被校验数据位中，插入K个校验码，通过扩大码距来实现检错和纠错。
海明校验码
用于发现和纠正信息传送过程中连续出现的多位错误。只不过实际应用的时候基本不纠错而是直接丢弃，因为纠错的代价太高
循环冗余校验码（CRC）
校验码
计算机体系结构知识框架学习
0 条评论
回复 删除
下一页
