软件设计师-计算机基础
2023-10-27 00:05:52 0 举报AI智能生成
软考计算机基础部分
作者其他创作
大纲/内容
计算
进制转换
位运算
原码，补码，反码，移码
计量单位换算
函数
call by value（值传递）
值传递是指将实参的值复制一份传递给形参，函数调用结束后形参的值不能带回给实参。
call by reference（引用传递）
引用传递是指将实参的地址复制一份传递给形参，也就是说实参和形参共用同一个存储空间，函数调用结束后，形参的值自然“带回”给实参了。
计算机组成
早期组成
以运算器为核心<br>
包含
运算器<br>
存储器
控制器
输入设备
输出设备
现代组成<br>
以存储器为核心
包含
主机<br>
控制器<br>
PC 程序计数器
IR指令寄存器
ID指令译码器
CU控制单元
时序部件
MAR 地址寄存器<br>
运算器<br>
ACC 累加寄存器<br>
ALU算数逻辑单元
MDR 数据缓冲寄存器
PSW状态寄存器
X 寄存器
MQ
主存<br>
存储器
所处位置分类
主存
CPU当前使用的指令和数据
辅存<br>
存放后备程序和数据
寻址方式分类<br>
随机存储器 RAM<br>
按照地址访问存储器的任一单元
主存
顺序存储器 SAM<br>
访问时按顺序查找目标地址<br>
磁带
直接存储器 DAM<br>
按照数据块所在的位置进行访问<br>
磁盘
磁盘调度<br>
移臂调度<br>
随时改变移臂的运行方向<br>
先来先服务算法
会根据进程请求访问磁盘的先后次序进行调度。这种算法的优点是公平、简单，<br>且每个进程的请求都能依次得到处理，不会出现某进程的请求长期得不到满足的情况。<br>但缺点是由于未对寻道进行优化，会导致平均寻道时间可能较长。
最短寻道时间优先算法
要求访问的磁道与当前磁头所在的磁道距离最近，使得每次的寻道时间最短。<br>但这种调度算法不能保平均寻道时间最短扫描算法不仅考虑到要访问的磁道与当前磁道的距离，<br>更优先考虑的是磁头的当前移动方向
单向扫描调度算法
特点是当磁头刚从里向外移动过某一磁道时，恰有一进程请求访问此磁道，这时该进程必须等待，<br>待磁头从里向外，再从外向里扫描完所有要访问的磁道后才处理该进程的请求，<br>致使该进程的请求被严重地推迟。为了减少这种延迟，算法规定磁头只做单向移动
电梯调度算法 ：扫描算法（SCAN）
根据磁头的当前位置，将请求队列中距磁头最近的请求先处理，然后按照一定的规则处理其他请求。<br>在这种算法中，磁头移动的规律颇似电梯的运行，故又常称为电梯调度算法。
旋转调度<br>
相联存储器
按内容进行访问
高速缓冲寄存器 Cache
用于主存和CPU 之间的缓冲存储
由静态存储芯片（SRAM）组成，容量比较小但速度比主存高得多，接近于CPU 的速度
解决CPU 和主存之间的速度差异，避免CPU"空等“现象
Cache 通常保存着一份内存存储器中部分内容的副本，该内容是最近曾被CPU 使用过的数据和程序代码
映像方式
直接映像<br>
主存中一块只能映射到Cache 中的特定块中
直接映像方式的优点是地址变换很简单，缺点是不灵活，块冲突率高
全相联映像
主存的任一一块可以映像到Cache中的任意一块
位置不受限制，十分灵活；其主要缺点是无法从主存块号中直接获得Cache的块号，变换比较复杂，速度比较慢
组相联映像<br>
将主存分区，分组；每个区采用直接映像；每个组采用全相联映像<br>
距离CPU比较近的位置可采用直接映像或者组相联映像，距离CPU比较远的位置可以采用全相联映像。
性能<br>
Cache 的设计思想是在合理的成本下提高命中率
Cache 的平均访问时间为 : `Cache访问命中率*Cache存取时间 + 1-Cache访问命令率*内存存取时间`
写策略
写回法
当CPU对cache写命中时，只修改cache的内容不立即写入主存，只当此行被换出时才写回主存。<br>这种策略使Cache在CPU-主存之间，不仅在读方向而且在写方向上都起到高速缓存作用
写直达法
又称全写法，写透。是当cache写命中时，cache与主存同时发生写修改
标记法
数据进入cache后，有效位置1，当cpu对该数据修改时，数据只写入主存并将该有效位置0.<br>要从cache中读取数据时，要测试其有效位，若为1则直接从cache中取数，否则从主存中取数。
替换算法
随机算法
先进先出（FIFO）
近期最少使用 （LRU)<br>
最不经常使用页替换 （LFU)
按内部存储单元的工作原理<br>
静态存储器 SRAM
不需要刷新电路即能保存它内部存储的数据。因此SRAM具有较高的性能，<br>但是集成度较低，相同容量的DRAM内存可以设计为较小的体积<br>，但是SRAM需要很大的体积，且功耗较大<br>
动态存储器 DRAM<br>
最为常见的系统内存
只能将数据保持很短的时间。为了保持数据，DRAM使用电容存储，<br>所以必须隔一段时间刷新一次，如果存储单元没有被刷新，存储的信息就会丢失<br>
比较
速度快，容量小，价格高
寄存器>Cache>主存>磁盘<br>
I/O设备
输入设备
输出设备
计算机指令
指令寻址方式
方式
立即寻址
指令的地址字段是操作数本身
直接寻址
在指令格式的地址字段中直接指出操作数在内存的地址
寄存器寻址
指令给出的操作数地址不是内存的地址编号，而是通用寄存器的编号
寄存器间接寻址方式
指令格式中操作数地址所指向的寄存器中存放的内容不是操作数，而是操作数的地址，通过该地址可在内存中找到操作数
相对寻址
把程序计数器PC的内容加上指令格式中的形式地址来形成操作数的有效地址
速度
立即寻址>寄存器寻址>直接寻址>寄存器间接寻址<br>
指令流水线<br>
流水线建立时间
流水线周期<br>
流水线吞吐率和最大吞吐率<br>
流水线加速比<br>
指令周期<br>
包含多个机器周期<br>
包含多个时钟周期<br>
时钟周期是CPU 执行的最小单元<br>
计算机系统
系统结构
按指令流分类
SISD 单指令单数据流<br>
传统的顺序执行的单处理器计算机，其指令部件每次只对一条指令进行译码，并只对一个操作部件分配数据
SIMD 单指令多数据流
并行处理机（矩阵处理机）为代表，并型处理机包括多个重复的单元 ：GPU
MISD 多指令单数据流
很少见到
MIMD 多指令多数据流
MIMD 是指能实现作业，任务，指令等各级全面并行的多机系统。如多核处理器，多处理机属于MIMD；
按指令复杂度分类
CISC 复杂指令系统<br>
指令数量众多。指令系统拥有大量的指令，通常有 100-250 条<br>
指令使用频率相差悬殊。最常用的是一些比较简单的指令，仅占指令总数的20%，但在程序中出现的频率却占80%。大部分复杂指令很少使用
支持多种寻址方式。5-20 种
变长的指令 。指令长度是不固定的，变长的指令增加指令译码电路的复杂性
指令可以对主存单元的数据直接进行处理。典型的CISC 通常都有指令能够直接对主存单元中的数据进行处理，其执行速度比较慢。
以微程序控制为主。CISC 的指令系统很复杂，难以用硬布线逻辑（组合逻辑）电路实现控制器，通常采用微程序控制。
RISC 精简指令系统
指令数量少。优先选取使用频率最高的一些简单指令和一些常用指令，避免使用复杂指令。只提供了 LOAD（从存储器中读数）和 STORE（把数据写入存储器）两条指令对存储器操作，其余所有的操作都在 CPU 的寄存器之间进行
指令的寻址方式少，通常只支持寄存器寻址方式，立即数寻址方式和相对寻址方式。
指令固定长度，指令格式种类少。因为 RISC 指令数量少、格式少、相对简单，其指令长度固定，指令之间各字段的划分比较一致，译码相对容易。
以硬布线逻辑控制为主。为了提高操作的执行速度，通常采用硬布线逻辑（组合逻辑）来构建控制器
单周期指令执行，采用流水线技术。很容易利用流水线技术，使得大部分指令都能在一个机器周期内完成。少数指令可能会需要多周期，例如， LOAD/STORE 指令因为需要访问存储器，其执行时间就会长一些
优化的编译器：RISC 的精简指令集使编译工作简单化。因为指令长度固定、格式少、寻址方式少，编译时不必在具有相似功能的许多指令中进行选择，也不必为寻址方式的选择而费心，同时易于实现优化，从而可以生成高效率执行的机器代码
CPU中的通用寄存器数量多，一般在32个以上，有个可达上千个
系统性能<br>
可靠性/可用性
也就是计算机正常工作的时间，其指标可以是能够持续工作的时间长度，也可以是一段时间内，能正常工作的时间所占的百分比
处理能力/效率
吞吐率
响应时间
资源利用率
数据库系统<br>
CPU/内存使用状况
优化数据库设计
优化数据库管理
进程/线程状态
磁盘剩余空间
日志文件大小
应用系统
应用系统的可用性
响应时间
并发用户数
特定应用的系统资源占用
PV操作
P操作
将信号量S的值减1，即S=S-1
如果S>=0,则该进程继续执行；否则该进程置为等待状态
V操作
将信号量S的值加 1，即S=S+1
如果S>0 该进程继续执行；否则说明有等待队列中有等待进程，需要唤醒等待进程
互斥问题
进入临界区之前先执行P操作（可能阻塞当前进程）
离开临界区之后执行V操作（可能唤醒某个进程）
同步问题
运行条件不满足时，能让进程暂停（在关键操作之前执行P操作）
运行条件满足时，能让进程继续（在关键操作之后执行V操作）
存储管理<br>
存储管理类型
分区存储管理
分页存储管理
分段存储管理
段页式存储管理
虚拟存储管理
虚拟存储体系由主存-辅存两级存储器构成
请求分页存储管理
请求分段存储管理
请求段页式存储管理
虚拟存储器只能基于非连续分配技术
虚拟存储器容量既不受外存容量限制，又不受内存容量限制，而是由CPU 的寻址范围决定
虚拟存储管理系统的基础是程序的局部性理论
设备管理<br>
程序控制
无条件传送
I/O 端口总是准备好，cpu在需要时，随时直接利用访问相应的I/O端口
程序查询
CPU必须不停地测试I/O设备的状态端口。CPU与I/O设备是串行工作的
中断
某个进程要启动某个设备时，CPU就向相应的设备控制器发出一条设备I/O启动指令，然后CPU又返回做原来的工作。CPU与I/O 设备可以并行工作
在中断过程中，程序现场信息保存在堆栈部分
DMA（直接内存存取）
通过DMA控制器直接进行批量数据交换，除了在数据传输开始和结束时，整个过程无需CPU的干预
DMA 工作方式是在 主存与外设之间建立起直接的数据通路
通道控制方式
在一定的硬件基础上利用软件手段实现对I/O的控制和传送，更多地免去了cpu的接入，使主机和外设并行工作程度更高
I/O处理机
专门负责输入/输出的处理机。可以有独立的存储器，运算部件和指令控制部件
校验码
码距
码距 >= 2 开始具有检错能力<br>
码据越大，检错，纠错能力越强
类型
奇偶校验码
奇校验
在数据前方补充 0 或 1 使数据具有 奇数个1；
偶校验
在数据前方补充 0 或 1 使数据具有 偶数个 1；
海明码
在奇偶校验的基础上，加入分组校验
循环冗余校验码
化解多项式
信息码加 0 做模二加运算 （异或运算） 加几个零看多项式的最高次方
得到的余数为校验码 ，信息码字 + 校验码字 为最终传输数据项
加密
对称加密算法
明文数据加密传输
DES
DES是共享密钥加密算法；又称对称加密算法；即用同一个密钥去加密和解密数据
DES 加密算法的密钥长度为 56位
3DES
三重DES 密钥长度 112
AES<br>
是一种 分组（对称）加密算法，替代了原先的DES ，是目前最流行的算法之一
IDEA
RC4<br>
RC5
非对称加密算法
数字签名和验签
RSA
ECC<br>
国密
报文摘要加密
生成信息摘要
MD5
输入以512 位为分组，进行处理，产生一个 128 位的输出
SHA-1
是一种针对不同输入生成 160 固定长度摘要的算法
HMAC
0 条评论
下一页
