首页 流程图 详情

Fifo_ctl

2017-05-24 12:35:09 2 举报
Fifo_ctl
为你推荐
查看更多
系统数据u流图
系统数据u流图
FIFO
FIFO
FIFO
FIFO
RTSP
RTSP
fifo
fifo
FIFO
FIFO
pro_ctl state machine
pro_ctl state machine
port
port
fifo
fifo
bus_ctl state machine
bus_ctl state machine
FPGA
FPGA
作者其他创作
大纲/内容
wr_empty
wr_clk
Data_fo[31:0]
En_Utx
Data_po[31:0]
clk
fifo_wr_ctl
FIFO
rst_n
rd_empty
Data_pi[31:0]
rd_full
fifo_rd_ctl
rd_req
rd_clk
wr_req
wr_full
Data_fi[31:0]
评论
0 条评论
回复 删除
取消
回复
下一页