高速电路
2017-01-03 22:21:18 0 举报AI智能生成
高速数字电路设计
作者其他创作
大纲/内容
第一章 基础知识
1-1 信号与信号完整性
信号
信号、模拟信号、数字信号
时频傅里叶变换对关系
理想数字信号：
模型1，模型2（上升下降沿不垂直）
频谱
理想模型1频谱
频宽无限
奇函数、只有奇次谐波，An=2π/n
理想模型2频谱
频宽有限
各次谐波都有
高次谐波分量幅度Ah下降更快；上升时间越大，Ah下降越快
实际数字信号：
上升时间tr
下降时间tf
上冲
下冲
振铃
噪声容限
占空比
信号完整性
波形完整性(电压电流信号)
上升时间tr
下降时间tf
上冲
下冲
振铃
噪声容限
占空比
时序完整性
同步时序方程
传输延迟时间、建立、保持时间、时序偏差、抖动
时序偏差
内部
逻辑器件内部
外部
连线延迟、负载条件变化
时间容限
建立方程
最远端接收电路
保持方程
最近端接收电路
1-2 频率与时间
多次谐波分量，叠加比较
时钟频率、膝频率（更低6.8dB）
膝频率看做频率成分的上限
Fknee=0.5/tr
膝频率是粗略估计，有局限性
要点
高频响应→短时间时间处理
低频响应→长时间时间处理
能量集中膝频率以下
Fknee=0.5/tr上升时间
Fknee以下确定了其阶跃信号处理
Fknee以上可忽略
1-3 时间与距离
单位传输延迟时间
分支主题
取决因素
介电常数
连线几何形状
传播速度
分支主题
要点：
分支主题
信号在空气中的td=85ps/in
信号在外层电路板连线的传输总是快于内层连线的传输
1-4 -3dB频率与上升时间
分支主题
判断单极性或高斯型
单极性：尖锐拐角、很长后沿
高斯型：转换不太尖锐、对称性前后沿
两者间：K=0.45
1-5 集总系统与分布系统
四种电性等效模型
全波
麦克斯韦方程
分布（离散）
等效成无限多RLC网络组成
集总
只需等效成1个RLC或RC网络
直流
只需1个电阻或零延时导线
尺寸越小越不易进入“分布”
集总与分布
尺寸足够小到所有点同时同电位→集总系统
电子学等效长度
分支主题
上升时间/延时
物理尺寸<l/6→集总
1-6 四种电抗
电容
阻止电压随注入能量迅速增长或衰减的阻力称为电容
本质是导体间一定电压下存储电荷能力的度量
电容器的引线电感效应
电容器上的阶跃响应
对地小电容的测量
通过测量输出电压波形上升时间，推出电容大小
电感
电流→磁场→电感
阻止电流迅速增长或衰减的阻力称为电感
面积法估计衰减时间常数
较慢的脉冲信号源的信号上升时间，或较慢的示波器不会改变从小电感测试装置中观测到的波形面积的大小
互容
一个电路中的电压产生电场，影响另一个电路
两个电路之间的离散电容，或分布电容
三个假设
不考虑CM在电路A中的负载效应
忽略电路B中的小耦合电压
假定耦合电容阻抗很大，忽略耦合电容与下一集电路之间的相互作用
互容与串扰的关系
公式
分支主题
三个因素
电路B对地阻抗ZB
电路A,B间互容CM
电路A中驱动信号的上升时间tr
端接电阻间的电容
所耦合的噪声电压差不多是原来的1/6
互感
一个电流环产生磁场，影响另一个电流环
就像用一个变压器连接在两个电路之间
驱动端为初级
接收信号端为次级
三个假设
互感耦合噪声电压<源信号
忽略电路B中的小耦合电流
忽略变压器刺激阻抗，忽略互感对电路B的负载效应。
互感的向量特性
互感与串扰的关系
公式
分支主题
三个因素
电路A对地阻抗ZA
电路A,B间互感LM
电路A中驱动信号的上升时间tr
一般电路输出阻抗、传输线特性阻抗、端接电阻都不大，所以 互感影响>>互容影响
回路设计阻抗↑，dV/dt↑，dI/dt↓，互容↑，互感↓
阻抗效应
普通的：电容、电感
相互的：互容、互感
电容电感的研究集中于 元件的阶跃响应方面
电阻
平的
电感
下降的
电容
上升的
1-7 高速数字系统中的电阻、电容和电感元件
电阻
结构
分支主题
电阻体Ro
接触电阻Rc
简化Ri
绝缘基体的分路电阻Ri1
保护层的分路电阻Ri2
非绕线电阻器
绕线电阻器
分类
薄膜
合金型
表面贴
主要参数
阻值
频率和温度的函数
温度系数αT
热噪声
额定功率
注意
用金属膜或氧化膜时，不能用绕线电阻
功率大则高频差
电容
结构
分支主题
串联电感L：引线电感、封装电感、安装电感
串联电阻RESR
漏电流电阻Rp
阻抗
分支主题
欧姆电阻与(电感电容)电抗
最小值为RESR
谐振频率
分支主题
电容器上电流I=位移电流Ic+吸收电流Ia+漏电流Id
特性
电容量：由 介电常数 决定(正相关)
高频特性
只能在f0下工作才是电容；高于f0呈电感特性
品质因素Q=wCR
发热损耗越小，Q越大，品质越好，效率越高
温度稳定性αc：(dC/dt)*(1/C)
吸收系数：充电现象
Rp：即漏电流特性
额定工作电压（含交直流）
电感
结构：
分支主题
电感L
总损耗电阻R
固有电容C0
谐振频率
分支主题
分类
分支主题
固定
可变
分支主题
空气心
磁心
主要参数：
电感量
高频特性
只能在f0下工作才是电感；高于f0呈电容特性
品质因素Q=wL/R
发热损耗越小，Q越大，品质越好，效率越高
标称电流(允许通过最大电流)
第二章 传输线
2-1 典型的分布参数系统——传输线
集总参数系统
基本特征
1. 电参数集中在孤立电路元件上
2. 信号瞬时传递；连线长度无影响，传输不畸变
3. 各点U或I都仅是时间的函数
分布参数系统
基本特征
1. 电参数分布所有空间
2. 时间延迟性；传输线有影响，传输可能畸变
3. 信号是时间、位置的函数
参数
电感电容电阻电导(介质漏电引起电导)
由几何结构和绝缘介质决定
2-2 传输线的物理模型和电报方程
1.分段无数 2.各段等效集中参数模型
克希霍夫定律
分支主题
电报方程
分支主题
2-3 无损耗传输线方程解的物理意义
理想假设
只考虑LC，无RG；R=0, G=0
各点均匀
双曲线方程
分支主题
初始条件和边界条件
分支主题
分支主题
始端匹配Zs=Zc
终端
终端短路Zl=0或ρ=1
电压波 反相全反射
电流波 同相全反射
终端匹配Zl=Zc或反射系数ρ=0
终端开路Zl=∞或ρ=-1
电压波 同相全反射
电流波 反相全反射
第一项 入射波
第二项 反射波
0<t<(l/v)时，无反射波
特性阻抗/动态阻抗/交流阻抗/波阻抗 Zc=sqrt(L/C)
延迟效应
2-4 信号在传输上线上多次反射过程
始端终端均不匹配
基本思路
分段考虑：始终端都当成终端
反射波都当做入射波
各次反射分量迭加 获得反射稳态值
趋肤效应
ω>10^5Hz时电阻↑，损耗↑
电感↑，阻抗↑
频率↑，阻抗↑
交流时，任何频率分量都是沿最低的阻抗路径传播
在高频时，全部电流会趋向导体表面很薄的一层内流动
趋肤深度
电流层近似为有固定厚度δ均匀分布，指其等效厚度
分支主题
经验：对于1盎司铜线，频率高于10MHz时，趋肤深度将其主要作用
信号线的电阻
高频与直流时电阻比
分支主题
2-5 实际传输线举例
同轴电缆
单芯同轴电缆—双导体线 内导体-介质-外导体-绝缘橡胶
优点
频响好，适于高频
制作均匀，特性阻抗一致性好
外导体常接地，电磁屏蔽好
缺点
造价高
体积大、笨重
参数
特性阻抗
决定Zc两个因素
介电常数εr
中心导体直径与屏蔽外壳的比值d2/d1
延迟时间
只由介电常数εr决定
分支主题
带宽
fc=0.5/tr
双绞线
优点
相对好的频响
很强的抗干扰
与差分电路相结合，利用共模信号的抑制
廉价
带屏蔽双绞线
参数
特性阻抗
决定Zc两个因素
介电常数εr
中心导体直径与屏蔽外壳的比值s/d
延迟时间
只由介电常数εr决定
分支主题
PCB板微带线
参数
特性阻抗
分支主题
线宽w↑，Zc↓
介质层越厚，εr↓，Zc↑
Zc=sqrt(L/C)
延迟时间
只由介电常数εr决定
分支主题
PCB板带状线
参数
特性阻抗
分支主题
线宽w↑，Zc↓
介质层越厚，εr↓，Zc↑
Zc=sqrt(L/C)
延迟时间
只由介电常数εr决定
分支主题
差分PCB板连线
差分电路
结构对称
对共模信号抑制
地弹噪声最小
容易满足电磁兼容性要求
基本耦合形式
分支主题
边沿耦合
宽面耦合
2-6 传输线端接方法
串联匹配
结构与参数
分支主题
驱动门电路O与传输线I之间串入RS RE为下拉电阻 r0为门电路输出阻抗
RS=ZC-r0
双向驱动的始端匹配
平行的点到点传输
特点
匹配简单
只适于点对点信号传输
上升时间慢
节省功耗
并联匹配
特点
匹配简单
可用于分布的多负载应用
上升时间快（比串联匹配小一倍）
功耗大
结构与参数
分支主题
戴维南等效并联匹配
结构与参数
分支主题
优点
功耗小
适于连线特性阻抗较小的系统
缺点
多用一倍的电阻
不能用于三态逻辑系列的电路
TCL/CMOS电路终端并联匹配的戴维南等效
交流并联匹配
结构与参数
分支主题
电容短路高频
考虑膝频率，电容对Zc贡献要少于一成
特点
适于分布的多负载情况
低直流功耗
交流匹配带来附加上升时间
等效匹配阻抗是频率的函数，很难完全匹配
总线匹配
共享总线
特点
驱动接收一对多
传输可能双向
位置任意
双端终端并联匹配方法
总线连线的两个端点都采用终端并联匹配
总线信号的驱动
实际负载电阻减半
RL↓，所需驱动能力↑
共享总线的特性阻抗
共享总线缺点：
背板插入模块多，容性负载过重
容性负载来源
连接器及焊接过孔的等效电容
总线收发器输入/输出端等效电容
连接器和总线收发器间的连线电容
VME总线的终端端接
为严格匹配用大驱动电流不可想象
部分阻抗匹配
使用戴维南等效，进一步减少驱动电流
仍有反射，导致总线带宽难以提高
总线收发器
BTL, ETL, GTL, BLVDS共同特点
低电压摆幅
精确的阈值
入射波切换
低输入端等效电容
低功耗
目标：提高共享总线速度
低等效电容、低电压摆幅
纯电阻终端匹配
差分信号的终端匹配
跨接电阻匹配
单线分别并联匹配
分支主题
不加匹配所允许的最大传输线长度
上升时间对反射的影响
过驱动
信号源内阻<传输线特性阻抗
上升时间↑，反射波幅度↓
欠驱动
信号源内阻>传输线特性阻抗
上升时间↑，台阶波形平滑
背板总线
均匀分布容性负载阵列
每个容性负载都相当于一个传输线中段电容
对输入信号相当于一个负向微分器
产生于入射波极性相反的反射波
信号反射
入射波上升时间>从一个容性负载节点到另一个容性负载节点的传输时间 时
两个容性负载节点产生的反射重迭
降低传输线的特性阻抗
增大传输线的延迟时间
2-7 实际应用的一些特殊情况
终端容性负载对传输线的影响
对始端终端波形
充电作用
对传输延迟时间
门电路数↑，容性负载↑，充放电↑，延迟↑
传输线中段电容
信号反射
ZL'=ZL//ZC，阻抗不再匹配
反射信号就像负向微分电路
信号变慢
上升时间↑
容性阻抗带来附加时间常数τ
正向传输信号就像通过LPF
传输线分布容性负载
信号在各容性负载节点上产生反射
降低传输线的特性阻抗
增大传输线的延迟时间
串联电感的影响
初始
电感相当于开路，ZL=jωL
电流为零；电流反射系数为-1，负向全反射
电压 × 2；电压反射系数为1，正向全反射
过渡
感抗↓，电压反射↓
信号开始衰减，衰减时间常数τ=L/Z0
例子
端接电阻的长引线
不连续的地面
特性阻抗与地面层宽度的关系
PCB板上微带传输线连线下的地面层宽度至少要3倍于连线宽度
分叉线的特性阻抗
单向
减小传输线线宽
双向
星型结构端接
代价：信号在电阻上衰减
PCB直角的影响
拐角敷铜面积↑，电容↑：中途电容
改进
尽量避免直角布线
锐角布线更要避免
采用圆滑过渡，保持线宽一致性
无圆滑过渡功能，可以45°角布线
端接电阻
电阻精度
电阻功耗
电阻选择
单个分立电阻
匹配最佳，但集成度低
电阻排SIP
集成度高，串扰大
电阻封装
最好的选择
尽量减少并联电阻的重合长度
总结：
传输线概念
传输线的物理模型和数学方程
入射波和反射波，多次反射
信号传播速度
传输线单位延迟时间
传输线特性阻抗
信号反射系数
传输线实例
同轴电缆
双绞线
PCB板微带线
PCB板带状线
PCB板差分线
传输线端接
串联匹配
并联匹配
戴维南并联匹配
交流并联匹配
总线匹配
差分匹配
不加匹配所允许的最大传输线长度l≤tr/(2td)
传输线端接实际应用得到一些特殊情况
上升时间对反射的影响
终端容性负载对传输线的影响
传输线中段电容的影响
传输线分布容性负载的影响
分叉线
直角布线
端接电阻
电阻精度
电阻功耗
电阻选择
电阻封装
电阻串扰
第三章 逻辑门的高速特性
3-1 功耗
分类
依照逻辑状态分
静态功耗
逻辑门电路保持一个逻辑状态所需功耗
动态功耗
0→1/1→0逻辑跳转功耗
在负载情况下
输入功率
前级驱动（+输入级本身）带来的功耗
内部功耗
无负载时的内部电路功耗
包括输出驱动电路
驱动电路功耗
加负载时，驱动电路额外需要的功耗
输出功耗
负载上的功耗
动态功耗
主要来源
容性负载的充放电
内部分布电容（PN结电容）
负载电容（为主）
图腾柱电路的交迭偏置电流
理论上任何时候只能有一个管子导通，但在跳转时总有一段交迭（同时导通）
导致较大电流的存在：交迭偏置电流
三极管退饱和时需要较长时间，因而有较大交迭偏置电流
输入功耗
静态功耗
动态功耗
内部功耗
静态功耗
无负载链接
输入端处于随机状态条件的功耗
平均不同输入电平时的功耗，得到内部静态功耗
动态功耗
动态功耗常数K
物理意义：单位频率下的内部动态功耗（每个跳边周期需要的内部功耗）
驱动电路功耗
常见输出驱动电路
图腾柱输出
动态特性
电容↑，功耗↑
供电电源↑，功耗↑
信号重复频率↑，功耗↑
射级跟随器输出
静态功耗
上升和下降时间
ECL电路的上升时间主要由其内部的电容充放电时间所制约
动态功耗
与其静态功耗相比，ECL电路的动态功耗很小
集电极开路输出
OC(OD)输出电路
电流源输出
输出负载功耗
负载电容充、放电引起的动态功耗是小号在输出驱动电路的阻性元件上的。
输出负载功耗常常大于驱动电路的功耗
3-2 速度
两种时间参数
门电路的传输延迟时间tpd
信号的逻辑切换时间tr/tf
性能
tpd影响系统工作的速度是从时序的角度
tr/tf影响系统工作的速度则主要是在信号完整性方面，即反射、串扰、振铃
具有相同tpd的数字逻辑电路，逻辑切换时间越快，越容易引起麻烦；反过来，逻辑切换时间越慢，电路越容易使用，越便宜。
在性能满足系统速度要求时，芯片的切换速度越慢越好。
快的逻辑切换时间从两方面影响电路，电压变化率和电流变化率
电压变化率
信号最大的电压变化率发生在上升、下降时间，对应着膝频率
要求数据传输通道上所有部分必须具有指导fknee的平坦频率响应
电压变化率↑，越容易通过互容CM对邻近电路产生影响
反比：上升时间tr↓，电压变化率dV/dt↑，串扰↑
电流变化率
电流变化率↑，越容易通过互感LM对邻近电路产生影响
反比：上升时间tr↓，电流变化率dI/dt↑
电流变化率由两项组成
电阻上的
电容上的
当上升时间tr减半时
dV/dt×2
互容引起噪声×2
dI/dt×4
互感引起噪声×4
3-3 封装
分支主题
地弹
任何IC管脚引线都存在电感
电感上电流变化时，产生感应电压
输出电压高→低时，CL放电
地线管脚引线电感上产生感应电压VGND
当同一芯片上N个容性负载同时同向跳变
N倍地电流
N倍VGND
影响输出信号
下一级电路噪声容限↓
可能引起误触发
双重触发错误
5个因素
上升/下降时间
负载电容或电阻
引线电感
电压摆幅
同时同方向翻转的门电路个数
减少地弹措施
满足性能时，尽量使用慢器件
采用低I/O等效电容，低电压摆幅器件
采用低引线电感的器件封装(BGA)
不用芯片插座
分开输入/输出电路的接地脚
增加芯片的接地和电源教
采用差分电路
电源反弹噪声
输出电压低→高时，CL充电
电源线管脚引线电感上产生感应电压 Vcc反弹电压
引线电容
逻辑器件相邻管脚之间的离散电容能够在敏感的输入管脚上耦合出噪声电压
常用封装
分支主题
DIP双列直插
PGA插针网格阵列封装
LCCC无引脚陶瓷封装
PLCC塑料J型引脚封装
SOJ：J型引脚小外形封装
SOP小外形封装
QFP四侧引脚扁平封装
BGA球栅阵列
新型封装
SCP芯片形封装
体积小
可容纳引脚最多
电性能好
散热性能优良
Flip-Chip倒焊芯片
体积最小、最薄
基层型三维封装
堆叠式封装PoP
第四章 测量技术
引言
科学仪器都有局限性
示波器三个基本性能指标
灵敏度
通常是足够的
输入信号的动态范围
一般<5V够用的
信号带宽
主要问题！
4-1 示波器探针的上升时间和带宽
探针带宽的影响
低带宽探针使跳变沿变慢
低带宽探针相当于低通滤波器
示波器组成
输入信号
探针
减慢上升时间
垂直放大器
减慢上升时间
线性级联系统
分支主题
4-2 探针接地环的自感
接地线增大1倍，电感减少15%
串联谐振电路
谐振时，电容器上电能与电感器上磁能不断周期性转换
谐振产生时，电路的频率响应曲线会产生大的尖峰
三种情形
欠阻尼Q>1
产生上冲
谐振
电路电阻值较小
临界阻尼Q=1
无上冲
不谐振
tr=3.4 sqrt(LC)
最佳状态：
既：不谐振
又：上升时间小
125Ω信号源内阻是一个最佳值
过阻尼Q<1
无上冲
不谐振
电路电阻值较大
上升时间更慢
接地环限制了上升时间、信号带宽
实际示波器探针具有100nH的接地线电感和10pf的输入等效电容
接地线电感、输入等效电容的等效RLC低通滤波器电路 限制了所观测信号的带宽（或说上升时间）
为满足低于100MHz的信号高频截止频率fknee，tr>5ns
观测低阻信号源，上升沿很快的数字信号，易产生虚假过冲和振铃
去掉圆形塑料外套会有少许改善
探针接地环
上升时间变慢，引起谐振
耦合一些噪声，感应噪声
探头接地
接地环电感将耦合附近的任何电路变化，产生噪声电压
将探针移至高速数字信号附近
移动探头，存在噪声电压最大的地方
减少地线夹环面积，噪声电压信号应该减少
改变探头地线夹回路的方向，存在噪声电压最大、最小两个角度，且相互垂直。
总结
探头接地线的电感会带来附加的上升时间，甚至产生振铃
减少地线长度和回路面积可以有效地减少电感，从而减少探头的上升时间和谐振
去掉塑料外套有少许帮助
增大地线直径有少许帮助
减少电容C可以减少上升时间tr，但却增大了Q，从而增大了谐振。
只有减少电感L，才可以同时改善上升时间tr和谐振
4-3 探针的负载效应
测量差别原因
信号上升时间变慢
可能有谐振，过冲，振铃；甚至满幅振荡
互感耦合产生噪声电压
尽量减少接地环回路面积，测量差别会减少
负载效应原因
探头输入电阻Ri不可能+∞
存在并联电容，高频时，输入电阻Ri大大减小
负载效应主要由容性负载引起
信号幅度变小
信号上升时间变慢
振铃减少（唯一有利方面）
负载效应程度取决因素
被测电路信号的最高频率成分fknee
fknee下被测电路的等效阻抗R0
R0↑，与示波器探针输入电容Ci构成的时间常数τ↑，上升时间tr↑
fknee下示波器探头的输入阻抗Ri
fknee↑，Ri↓，信号幅度损失↑
一般情况总希望
探针输入电阻大
输入电容小
振铃减少通过其他途径解决
上升时间正比于电缆长度的平方
感应环↑，电感↑。故应减少环面积。
串联电阻↑，τ↓，tr↓。
但电阻↑，离散电容↑，影响τ。
电阻体积↓，并联离散电容↓，但承受信号幅度↓。
4-4 特殊的探针装置
4-5 时域反射计(TDR)方法
TDR的基本理论就是传输线理论
传输线上注入能量时，任何不连续处都会产生能量反射
反射能量的大小是注入能量大小和不连续程度两者的函数
注入和反射能量的时间延迟则是距离和信号传播速度两者的函数
TDR测试装置
组成
阶跃信号源
宽带示波器
适当电缆连接
测试
1 信号源产生一个电压阶跃信号
2 通过一个已知特性阻抗的电缆 注入待测装置
3 信号源的输出端与一个宽带示波器相连
终端阻性匹配
终端容性/感性匹配
传输线中段容性/感性元件
影响TDR分辨的主要因素
分支主题
上升时间tr
较大的“上升时间底部”和“预冲”影响tr确切数值
建立时间tf
tf过大与传输延迟时间相当时，可能导致产生错误信息
上升时间的底部
预冲
分辨率
公式
分支主题
影响因素
tr↓，l↓，分辨率↑
介电常数↑，l↓，分辨率↑
4-6 亚稳态观测
引言
GALS
全局异步，局部同步
分类
始终频率相同，但不同子系统相位不同
各子系统时钟无任何相关性
4-6-1 亚稳态概念
问题提出
同步数据传输
建立方程、保持方程
时序设计同时满足建立、保持方程，即可靠
异步数据传输
两个不同时钟域之间的数据传输
CLK1与CLK2完全没有相关性
无法保证FF2的建立时间和保持时间
概念
触发器无法在某个规定时间段内达到一个可确认的状态
当一个触发器进入亚稳态时
既无法预测该单元的输出电平
也无法决定何时输出才能稳定在某个正确的电平上
临界转换点
现象
点前，数据似乎总能锁住
点后，数据似乎总不能锁住
时钟到输出的延迟逼近临界转换点时，超出手册中最大值，破坏同步传输
异步数据传输的亚稳态现象只能减少不能根除
异步数据传输可能情况
满足建立时间条件，数据可以很好的接收
数据实际建立时间<临界时间点，数据无法接收
数据的实际建立时间不满足建立时间条件，但大于临界时间点，数据输出时间增大
数据的实际建立时间越逼近临界时间点，延迟时间就越大。
4-6-2 进一步分析
一个简化的触发器模型
1 时钟驱动S1闭合，S2打开
将电容C充电至输入电压Vin
2 时钟驱动S1打开，S2闭合
正反馈使放大器饱和，达到"H"或"L"状态，并保持不变
判决时间T
在不满足建立和保持时间条件下，触发器C→Q延迟时间
亚稳态时间
亚稳态窗口
分支主题
4-6-3 平均失效间隔时间MTBF
亚稳态的错误概率
分支主题
MTBF
分支主题
R(Hz)为输入信号电平跳变次数
第五章 串扰与多层PCB板分层考虑
5-1 “地”概念
地与零线
区别
地线并不承载电流
出于安全考虑，将设备的外壳连接到大地
零线承受电流
是信号和电源电流的返回回路
地的不同理解
数字逻辑设计
参考电平
系统机械设计
链接电路的金属外壳或机箱
电工
国家标准规定第三根“安全”地线
两个概念
信号零电平参考
电压角度
信号电流的低阻抗回流通道
电流角度
一般意义概念
安全地Safety Ground
电路中的一个“地”通过一个低阻抗通道连接到大地上
信号的零点位参考0V Reference
信号地被定义为一个等电位的参考点
注意
除了真正大地Earth外，几乎没有第二个严格“零电位“
信号电流一定会返回到它的源头
当零线导体阻抗、经过电流大大增大，零电位差别很大
Forget the word "Ground", think about "Return Path".
5-2 电源与地在高速数字系统中的作用
电源与地整体作用
为系统提供足够能源
将能源分布到系统的所有器件中
为信号提供稳定的电压参考电平
控制信号之间的干扰
5-3 信号电流的返回
低高速中原则
低速电路的“最小电阻”原则
电阻↑，经过电流密度↓
高速电路的“最小电感”原则
高速电路中，电感阻抗>>电阻
电感与信号流动的环面积成正比
环面积↑，电感↑
返回电流密度
高速：信号连线的垂直下方电流密度最大，两侧迅速下降
此时储存在信号线周围的磁场最小
5-4 地平面上信号返回电流的串扰
串扰取决于互感互容，通常感串>>容串
电流密度随偏离信号连线的中心距离平方下降， 伴随着磁场强度同样规律下降， 互感串扰电压亦同。
互感串扰电压
分支主题
系数K<1，取决因素
上升时间tr
线间介质材料ε
存在干扰的连线长度
5-5 非理想的信号返回电流通道
理想通道被破坏情况
问题
地平面狭缝
电流通道
极少部分经过狭缝间离散电容通过
大部分绕过狭缝
环面积↑，回路电感↑
影响
对原驱动信号
狭缝长度↑，台阶时间↑
狭缝宽度↑，台阶高度↑
增加电路中串扰
产生原因
PCB板设计者考虑不周
电感和串扰的估算
较长的接插件
分支主题
连接的密集过孔
类似于较长接插件
分支主题
电源层或地平面层上的分割
分支主题
解决途径
1 尽量避免电源和地面的分割
2 尽可能让低速信号和静态信号跨越狭缝， 避免高速信号跨越狭缝
3 若两个电源不得不分割设计，则两板应尽可能靠近
完整的PCB板，地面层，板间电容
4 不在地面或电源层板布线
5 Through-Hole类型的连接器
分支主题
6 调整过密过孔
分支主题
7 放置旁路电容
分支主题
8 使用差分线传输信号
差分信号的接收电路通过比较两个差分信号确定输入信号的极性，不需要本地参考电平
唯一影响差分信号返回电流的因素是差分信号对的不平衡
过孔
讨论
在靠近过孔时，由于过孔阻断了电流回流的流向，所以电流回流必然寻找附近最近的过孔或旁路电容
信号的过孔和回流的过孔或旁路电容之间的距离↑，电流环面积↑，电感↑
类似于狭缝，电感的存在使信号变慢，产生串扰，信号完整性收到破坏
返回电流不会通过两个参考层之间的离散电容流入到另一层板上
减少过孔电感方法
1 优先考虑布线，尽可能在同一个信号层面上完成，避免使用过孔。
2 两层PCB布线层，中间为地面层。
分支主题
连接器
多个环路的返回通过同一个接地管脚，形成较大电流环，相互重合，产生串扰
减少连接器电感串扰
增加连接器上的接地管脚数目和电源管脚的数目
在管脚XY之间加接地管脚比在他们外边加接地管脚更为有效
选择好的连接器（采用管较短的连接器）
5-6 保护线
对于敏感信号线常需要保护线 减少串扰
用两条平行地线夹着敏感信号线
当两线距离可以插入保护线时，任务距离足矣，无须再加保护线
保护线本身的串扰信号
保护线不接地，则其本身也被干扰，会有较大的串扰噪声信号。
保护线上的干扰信号行程了一个附加的干扰源，对被攻击线产生了附加的串扰
小结
保护线时减少串扰的一个辅助方法
保护线一定要两端接地
保护线上有规律的过孔接地可以进一步减少串扰
带状线结构的保护线效果好于微带线
5-7 近端和远端的串扰
概念
近端：距离信号源端最近的一端 信号传输方向的“后方”
特征（正向传输）
感性和容性极性相反
远端串扰大小正比于电流驱动信号的倒数，正比于线长
脉冲宽度等于驱动信号的上升时间tr
上升时间是原驱动信号的一半
所有远端串扰信号与驱动信号同时到达远端，延迟时间为Tp
感性和容性的远端串扰极性相反，相互抵消。 剩余的远端串扰信号大小取决于感性和容性耦合的平衡
一旦测量了在某双线上的一个已知信号的远端串扰的平衡比值，其他信号是相同的。
远端：距离信号源端最远的一端 信号传输方向的“前方”
特征（反向传输）
正脉冲信号
脉冲幅度正比于电流驱动信号的幅度，但与线长度无关
上升时间与原驱动信号相同
串扰信号的宽度为2倍的线传输延迟时间
感性和容性的近端串扰极性相同，相互叠加
感性耦合机制
分布的互感作用像一连串小变压器
变压器的同反相端机制
远端串扰
远端串扰特点
负尖脉冲
线长↑，脉冲幅度↑
脉冲宽度=tr原驱动信号的上升时间
上升时间是原驱动信号的一半
向远端传输的串扰信号是负脉冲（反相端）
近端串扰
向近端传输的串扰信号是正脉冲（同相端）
远端串扰特点
正尖脉冲
所有正尖脉冲的总和
脉冲幅度与线长度无关，其面积与远端串扰负尖脉冲的面积相同
上升时间与原驱动信号的相同
脉冲宽度=2tp两倍线延迟时间
近端串扰信号与原驱动信号同时产生
容性耦合机制
远端串扰
与互感类似
极性相反，正脉冲
与原驱动信号一样
近端串扰
与互感类似
容感串扰的共同作用
通常情况下（地平面板）容感串扰大致相同
远端（正向传输）信号极性相反，互相抵消。
近端（反相传输）信号极性相同，互相加强。
不同情况
带状线
容=感，远端抵消，近端加倍
微带线
容>感，远端负脉冲，近端不及2倍
不完美地板
感>>容，远端负脉冲更大，近端叠加
近端反射后变远端
实际上，远端观测到的串扰信号=正向传输的远端串扰信号+反向传输的近端串扰反射后的信号
减少串扰的措施
尽量减少PCB板上的平行布线
尽量减少芯片间的物理尺寸，以减少连线长度
尽量使用参考层（电源层或地面层）隔离两个布线层
当两个布线层不得不相邻时，两个布线层上的布线方向需呈90°，垂直布线
适当进行始端串联匹配，以减少近端串扰的反射
3-W规则
两条邻近的连线中心点间距应≥3×线宽
多信号通道间的串扰
串扰存在
每条信号通道与返回通道（地平面）之间都有电容存在
每条信号通道与其他任意信号通道之间也都有互容存在
每条信号通道与返回通道（地平面）之间都有电感存在
每条信号通道与其他任意信号通道之间也都有互感存在
SPICE电容、电感矩阵
对角线上元素值几乎相等
非对角线元素的值下降很快
5-8 多层PCB板分层设计
电源面和地面层
5/5规则
若数字电路的是时钟频率>5MHz，或者数字信号的上升时间≤5ns， 则应考虑使用多层PCB板技术
设计考虑 层数和位置
1考虑所需电源的种类和数量，尽可能不适用分割的电源层或地平面层
2估计信号的上升时间，考虑是否需要阻抗可控的PCB连线设计
3估计信号线的数目和电路板的物理尺寸，考虑所需的层数
4电源层和地面层板应尽可能成对出现
防止电路板弯翘
相邻排列可以形成电源与地之间的平行板电容，有助于电源与地之间的低阻抗通道
5只要电源层与地平面层之间有足够多的旁路电容，对于信号层， 地平面层和电源层只是直流电位不同，对交流信号，作为参考层是一样的。
6有限考虑采用地平面板（而非电源板）来隔离各布线层，并用大量分布的过孔将各地面层连接起来， 使回流可以跟随信号线在不同的布线层穿越，以最小的电感回路返回。
7.20H原则 电源层边缘比地面层缩进20H，以减少电磁辐射。
8每个信号曾都应有一个对应的参考层提供最佳的回流通道。连续相邻的信号层不能多于2层。
9层数必须为偶数
10若有多个电源层，电源层之间一定有地面层隔开，防止电源之间的交流耦合
机壳地设计
问题
若输出驱动电路与数字地平面层板相接不好， 由各个数字信号的返回电流引起的感应噪声都可能出现在输出信号中。
解决方法
数字电路地面与机壳地良好的链接
采用机壳地
连线宽度和线间距
PCB连线越密
所需PCB板层数↓，成本↓
串扰↑，连线功耗承受能力↓
功耗承受能力
连线的横截面积
所允许的温度上升
工艺水平和成本
连线越细
工艺越困难，成本↑
阻抗控制越困难，成本↑
Rent规则
PCB板的成本 ∝ 层数×PCB板面积
最小连线间距由所允许的串扰大小来确定 但平均的连线间距可以由所谓Rent规则来估算
第六章 电源与地
引言：电源和地系统在高速数字系统中的作用
为信号提供稳定的电压参考电平
为系统提供足够的能源，并将同一电源电压分布到系统的所有器件中
控制信号之间的干扰
6-1 电源和地系统设计的基本原则
共路噪声电压
差分信号传输电路是很好的方法
原则
为减少公共通道噪声电压， 应当在任何器件接地点间保持低阻抗连接
任何器件的电源连接点间必须是低阻抗链接
电源与地之间必须有一些低阻抗的通道
6-2 电源电压的分布
电源系统总体特点
噪音小
稳定性好
输入范围宽
数字包功耗小
可采用多股电源线，降低直流电阻
电源分布线直流电阻
不太长的话足够小
电源分布线电感
处理方法
使用低电感导线
增加导线直径
使用扁平带状线结构的导体
使用高噪声容限的器件
减少供电电源上高速的电流变化
小结
简单的用增加线直接来减少电源分布线的线电感是无效的
多层宽扁平带状线结构的导体要比圆导体具有好得多的电感特性
板间电源旁路
电源旁路
电源滤波
滤去电源设备的电压纹波或其他电路通过电源系统对本地电路产生的高频干扰。
小结
电源设备只能在低频情况下提供低阻抗输出
电源分布线上的电感带来了较大的阻抗
电路板的并接旁路电容可以在较高频率下提供地阻抗通道
电源与地之间的阻抗 决定因素
低频时的电源分布线电感的阻抗
中频时的板级大旁路电容的容抗及其离散串联电感的感抗
高频时的分布小旁路电容阵列的阻抗
小结
小旁路电容阵列提供的低阻抗通道可以一直工作到膝频率
在可能的条件下，在芯片的所有电源管脚与地管脚之间跨接0.01~0.1μF的小电容
在可能的条件下，尽可能使用表面贴装的电容器，减少电容器的离散串联电感
平行板电容器
电源层和地平面层之间的平行板电容在很高的工作频率情况下可以提供低阻抗通道
6-3 电源与地系统的测试
第七章 时钟技术
7-1 一些基本概念和定义
系统时钟
节拍
时钟抖动、时钟偏差
系统时钟设计的任务基本分为
高质量时钟信号的产生
时钟信号的传输与分布
7-1-1 时钟偏差
理想沿变与实际沿变之差
器件传输延迟时间之差
内部时钟偏差
外部时钟偏差
时钟性能损失
时钟频率↑，时钟性能损失↑
7-1-2 内部时钟偏差
占空比偏差
时钟信号的脉宽之差
输出管脚间偏差
器件间偏差
7-1-3 时钟抖动Clock Jitters
影响是固定的、静态的，高斯分布
时钟偏差
静态误差
时钟抖动
动态误差
分类
周期抖动
半周期抖动
前后周期抖动Adjacent抖动
长期时钟抖动
累积效应
7-2 时钟的产生
7-3 时钟的传输和分布
职业：暂无
0 条评论
下一页
