AI
推荐
模板社区
专题
登录
免费注册
首页
流程图
详情
POC设计流图
2018-03-27 16:58:50
12
举报
分享方式
免费使用
东南大学计算机组织结构设计下-2018年
Verilog
硬件系统设计
模版推荐
作者其他创作
大纲/内容
中断请求
RW=?
刷新与打印:
被动扫描
PD=BR写数据到总线
RDY=?
1:中断
0:写
TR置为1
IRQ回置为1
No
TR置为0,重置握手信号
POC.v
被选中?
RDY信号变化
把Din写入BR
IRQ置为0发送请求
0
SR[7]置为1表示准备好打印下一字符
Yes
SR=10000000
初始化
SR=10000001
1
SR[0]=?
SR[7]置为0表示等待写入
刷新SR到Dout
RW信号变化
打印机准备好且有数据要打印?
与processor互动:
CLK上边缘
0:扫描
1:读
回应printerRDY信号:
收藏
立即使用
POC设计流图
Emaginations
职业:本科
去主页
Collect
Get Started
缓冲流
Collect
Get Started
推荐流控
Collect
Get Started
流图
Collect
Get Started
处理流图
评论
0
条评论
下一页
Document