AI
推荐
模板社区
专题
登录
免费注册
首页
流程图
详情
10进制异步流程图--VHDL
2018-04-09 09:59:13
55
举报
分享方式
免费使用
10进制异步流程图-VHDL程序
VHDL
模板推荐
作者其他创作
大纲/内容
计数开始(时钟信号)
是否个位等于9
开始
否
是
十位=0个位=0进位=0
十位加1
是否复位(清零)
个位加1
十位=0个位=0进位=1
结束
是否十位等于5
收藏
立即使用
10进制异步流程图--VHDL
show831
职业:暂无
去主页
Collect
Get Started
10.包图
Collect
Get Started
VHDL
Collect
Get Started
DL 10
Collect
Get Started
流程图
评论
0
条评论
下一页
Document