模块2：自动计时模块
2019-07-07 14:33:31 0 举报模块2：自动计时模块
作者其他创作
大纲/内容
reg secL_1
set_mod==1
自动计时
1
控制端input set_mod
reg hourH_1
reg minH_1
reg hourL_1
23:59:59
0
reg minL_1
主时钟reg clk_div
继承手动调时的输出
00:00:00
set_alarm==0
posedge clk
控制端input set_alarm
模块2：自动计时模块
reg secH_1
职业：暂无
0 条评论
下一页
