模块6:倒计时模块
2019-07-07 17:16:18 0 举报
模块6:倒计时模块
作者其他创作
大纲/内容
!set_recnt
cnt<=4'b0000
posedge clk_div or negedge set_recnt
主时钟clk_div
0
1
4'b0000:recnt<=4'b1001; 4'b0001:recnt<=4'b1000; 4'b0010:recnt<=4'b0111; 4'b0011:recnt<=4'b0110; 4'b0100:recnt<=4'b0101; 4'b0101:recnt<=4'b0100; 4'b0110:recnt<=4'b0011; 4'b0111:recnt<=4'b0010; 4'b1000:recnt<=4'b0001; 4'b1001:recnt<=4'b0000; default:recnt<=4'b0000;
控制端set_recnt
cnt==4'b1001
output类型recnt
reg类型cnt
cnt<=cnt+1
clk_div
模块6:倒计时模块
case(cnt)
0 条评论
下一页