电子工程师成长之路：Cadence高速电路板设计与实践
2020-09-14 15:02:30 0 举报AI智能生成
登录查看完整内容
电子工程师成长之路：Cadence高速电路板设计与实践
作者其他创作
大纲/内容
8 元器件封装的制作
8.1 封装符号基本类型
8.2 集成电路封装（IC）的制作
8.3 连接器（IO）封装的制作
8.4 分立元器件（DISCRETE）封装的制作
8.4.1 贴片的分立元器件封装的制作
8.4.2 直插的分立元器件封装的制作
8.4.3 自定义焊盘封装制作
习题
9 PCB的建立
9.1 建立PCB
9.2 导入网络表
10 设置设计规则
10.1 间距规则设置
10.2 物理规则设置
10.3 设定设计约束（Design Constraints）
10.4 设置元器件/网络属性
11 布局
11.1 规划PCB
11.2 手工摆放元器件
11.3 快速摆放元器件
11.4 原理图与Allegro交互摆放
12 覆铜（Shape）
12.1 基本概念
12.2 为平面层建立覆铜
12.3 分割平面
12.4 分割复杂平面
12.5 双面PCB及布线层的覆铜
13 布线
13.1 布线的基本原则
13.2 布线的相关命令
13.3 定义布线的格点
13.4 手工布线
13.5 扇出（Fanout By Pick）
13.6 群组布线
13.7 自动布线前的准备工作
13.8 自动布线
13.9 控制并编辑布线
13.9.1 控制布线的长度
13.9.2 差分布线
13.9.3 高速网络布线
13.9.4 45°角布线调整（Miter By Pick）
13.9.5 改善布线的连接
13.10 优化布线（Gloss）
14 后处理
14.1 重命名元器件序号
14.2 回注（Back Annotation）
14.3 文字面调整
14.4 建立丝印层
14.5 建立孔位图
14.6 建立钻孔文件
14.7 建立Artwork文件
14.8 输出底片文件
14.9 浏览Gerber文件
电子工程师成长之路：Cadence高速电路板设计与实践
1 Cadence Allegro SPB 16.5简介
1.1 概述
1.2 功能特点
1.3 设计流程
1.4 Cadence Allegro SPB 16.5新功能介绍
2 Capture原理图设计工作平台
2.1 Design Entry CIS软件功能介绍
2.2 原理图工作环境
2.3 设置图纸参数
2.4 设置打印属性
3 制作元器件及创建元器件库
3.1 创建单个元器件
3.1.1 直接新建元器件
3.1.2 用电子表格新建元器件
3.2 创建复合封装元器件
3.3 大元器件的分割
3.4 创建其他元器件
4 创建新设计
4.1 原理图设计规范
4.2 Capture基本名词术语
4.3 建立新项目
4.4 放置元器件
4.4.1 放置基本元器件
4.4.2 对元器件的基本操作
4.4.3 放置电源和接地符号
4.4.4 完成元器件放置
4.5 创建分级模块
4.6 修改元器件序号与元器件值
4.7 连接电路图
4.8 标题栏的处理
4.9 添加文本和图像
5 PCB设计预处理
5.1 编辑元器件的属性
5.2 Capture到Allegro PCB Editor的信号属性分配
5.3 建立差分对
5.4 Capture中总线（Bus）的应用
5.5 原理图绘制后续处理
5.5.1 设计规则检查
5.5.2 为元器件自动编号
5.5.3 回注（Back Annotation）
5.5.4 自动更新元器件或网络的属性
5.5.5 生成网络表
5.5.6 生成元器件清单和交互参考表
5.5.7 属性参数的输出/输入
6 Allegro的属性设置
6.1 Allegro的界面介绍
6.2 设置工具栏
6.3 定制Allegro环境
7 焊盘制作
7.1 基本概念
7.2 热风焊盘的制作
7.3 导通孔焊盘的制作
7.4 贴片焊盘的制作
0 条评论
回复 删除
下一页
