

首页  思维导图  详情



组成原理-3-存储系统

2021-09-16 19:28:30   0  举报





AI智能生成

计算机考研-408-组成原理存储系统相关概念

组成原理

计算机考研

学霸笔记

模版推荐

作者其他创作

大纲/内容

存储器概述

分类

作用：主存【DRAM】、辅存【ROM】、高速缓存【SRAM】  主存和Cache都是RAM

方式

随机存储器【RAM】    (快)  掉电易失

静态随机存储器【SRAM】

构成：双稳态触发器

特点：速度快、集成度低、功耗大、贵

动态随机存储器【DRAM】

构成：栅极电容

特点：速度慢(相对)、易集成、便宜、容量大

刷新(维持电荷即数据)：2ms

集中刷新：固定一段时间专门用来刷新、刷新时停止存储器的读写操作所以 有死时间(访存死区)

分散刷新：工作周期中刷新、无死区。一个工作周期前部分用来读取，后部分用来刷新。会增长存取时间。

异步刷新：平均化刷新时间、上面两种方式的结合。还是会存在死区

备注：刷新单位是行，所以只需要行地址。 对CPU是透明的

备注：地址线复用技术   只需原来地址线的1/2，按行和列两次传送           导致需要行列两根选通线(课本P82)

计算引脚数量。需要读写控制线(一根或者两根)、片选线。    【注意：DRAM需要行选通和列选通，但片选又被行选通替代】

只读存储器【ROM】     (慢) 非易失

MROM 不能写入

PROM 一次写入

EPROM 多次写入(次数有限，所以不能取代RAM)

Flash Memory    U盘

SSD 固态硬盘

层次化结构

(快→慢、小→大、贵→便宜)：寄存器——Cache——主存——磁盘——光盘

【主—Cache】间数据调动由硬件完成(对所有程序员透明)、【主—辅】  间数据调动由软硬件结合完成(对应用程序员透明)

CPU与主存的连接

连接原理：数据、地址、控制三根总线连接  地址线和控制线是单向的(从CPU到主存)

主存物理扩存

位扩展(8K×1位) 、字扩展(8K×1位) 、字位同时(8K×1位)

片选：(字扩展) 高位地址线用作片选、线不够时用译码器

CPU访存提速方法

双端口RAM(空间上并行)：有两组相互独立的总线分别接在存储器上，支持同时异步的访问(RAW,RAR会出错)

多模块访存器(时间上并行)

单体多字：一个存储体，但是每个存储单元存放多个字且可以一次读出。地址要顺序排列于同一存储单元(指令和数据要连续存放)

多体并行

高位交叉：体号+地址   访问完当前模块才能访问下一个(还是串行存取，还是顺序存储器)  不能提速，只能提高容量。

低位交叉

地址+体号流水线模式并行访问（注：只是访问，不含传输 13年真题）

计算：块数m >= 存取周期T / 总线传输周期r      连续存取m个字t = T + (m-1)*r

Cache 全透明

目的：缓解CPU和主存间的速度差

映射方式：直接映射(有行号)、全相联(需要按内容寻址的相联存储器支持)、组相联(有组号)   需要一位有效位

替换算法：随机、先进先出(FIFO)、最近最少使用(LRU)【依据局部性原理、需要替换控制位(2路一位、4路两位)】、最不经常使用【一位计数器】

写策略：

写命中：全写法(Cache和主存同时写)、写回法(换出时才写，需要一个标志位(脏位))

写不命中：写分配(主存块调入Cache后再写)、非写分配(直接写入主存)

虚拟存储(x详细看OS) 系统程序员不透明

目的：虚拟扩大主存

页式：划分同样大小的页、页表在主存中、内部碎片

快表(TLB)：高速缓冲器组成、是副本、(注意命中组合)

段式：按照程序的逻辑结构划分、起始地址+段长、便于共享、有外部碎片

段页式：二者结合、先分段，再分页、(交换信息是还是以页为单位)

备注：用户编程的是虚拟地址、

 Collect

Get Started

CO-3-存储系统

 Collect

Get Started

LINUX-内核组成

 Collect

Get Started

计算机组成原理

 Collect

Get Started

记录、存储消息





0 条评论

下一页