FreCompModule
2020-09-19 18:30:19 0 举报freCompModule
作者其他创作
大纲/内容
Q0_temp1~Q6_temp1
输入延时
除4
平方
arI，arQ
赋值
前七路加一
freArg
8路数据相加
四次方
Q0_conj~Q6_conj
输入I0~I7，Q0~Q7
fre_out
lastData_I=I7 lastData_Q = ~Q7
数据扩位
累积相加
lastData_Q_conj=lastData_Q_delay
result_accI，result_accQ
ArgCompute
64个周期取一次
对前七路取反
求角
保存第8路信号
lastData_I_temp=lastData_I_delay
lastData_Q_delay=lastData_Q+1
lastData_I_delay=lastData_I
0 条评论
下一页
为你推荐
查看更多
抱歉，暂无相关内容