AI
推荐
模板社区
专题
登录
免费注册
首页
流程图
详情
路由器SOC内部逻辑框图
2023-06-15 13:27:30
0
举报
分享方式
使用 (¥5)
路由器SOC内部逻辑框图
半导体
路由器设备
逻辑架构
硬件结构图
产品设计
模版推荐
作者其他创作
大纲/内容
4*Channel PCM
QoS
ECS SYSTEMP
EPS
GPIO(59)
INT(GIC)
TZASC
64KB/32KB
IPS
WatchDog
L3/NAPT/Routing
GPON MAC
CPU@1100M
GE MAC
Nand/SPI NAND/Flash I/F
MCC
EFUSE
3*UART
ITF
4*GE PHY
GE PHY
16bit DDR3/4 800MHz
SecureSpace
PE
PIE
CRG
ACL
DSP
RGMII
2*PCIE2.0
DDR PHY DDRC
L2
SPI
DFE
2*USB3.0/2.0
L2 256KB
IIC
SEC
DDR
EPON MAC
NNI SerDes(GPON/EPON/GE)
AFE
PFE/DP
MDIO
收藏
立即使用
路由器SOC内部逻辑框图
收藏
立即使用
芯片内部逻辑框图
收藏
立即使用
产品框图
收藏
立即使用
半导体企业芯片发展历程、时间轴
Skype
职业:暂无
去主页
Collect
Get Started
家庭路由器布线
Collect
Get Started
路由器指路功能
Collect
Get Started
路由器数据转发
Collect
Get Started
路由器ROM刷机
评论
0
条评论
下一页
Document