cpu高速缓存&JMM
2019-02-03 16:59:51 0 举报cpu高速缓存&JMM
作者其他创作
大纲/内容
线程
load
L1 d（数据）
store
缓存一致性问题
cpu1
read
工作缓存（变量副本）
cpu0
寄存器
count=2
处理器3
主内存
unlock
count=1
高速缓存
缓存一致性协议
总线锁、缓存锁（MESI协议）#LOCK
L2
总线
L3高速缓存（缓存共享）
处理器2
L1 i（指令）
处理器0
不同的cpu架构中存在一定的缓存一致性差异JMM就是为了解决这些差异而设计的
JMM架构，JMM是一种规范，为了解决可见性，一致性，有序性
assign赋值
缓存一致性问题就会导致 可见性问题
lock（开放式）monitorenter/volatile
write
use
主内存变量
处理器1
0 条评论
下一页
